尊敬的同事和 TI 团队：
我开发了一个具有多个 DP83867CR PHY 的电路板、这些 PHY 连接到独立电路板(由 KnowRes 制造)上的 Zynq 7030、我在使其正常工作时遇到了困难。 在检查 PHY 和 MAC 配置几周后、我使用一个快速示波器(BW 为1GHz)和一个有源 FET 探针测量了 RGMII 信号。 令我惊讶的是、RX_CLK 如下图所示。 上升和下降时间(~4ns)比数据表中规定的值(<0.75ns)多几倍。
我检查了 PHY 电源和时钟输出引脚、它们看起来不错。 PHY 使用50 Ω 布线直接连接(未添加阻尼电阻器)到连接器。 产生此类时钟信号的原因可能是什么？
封装是电路板原理图的摘录。
KR、
Tomas
您好、Ross、
载板上的布线长度为~1560mil +模块板上的布线长度更多。
根据数据表、Zynq 最大芯片电容为8pF (不包括封装电容)。 探针具有1.8pF。
信号轨道位于顶层和底层；第2层和第5层为接地层。
下面您可以看到 PCB 板的一部分(如果您愿意、我可以共享 pdf、Altium 或光绘文件)。 突出显示的信号是 rx_clk：
层堆叠：
如果您需要任何其他信息、请提供建议。 感谢您的帮助！
Tomas
您好！
有关此问题的一些其他信息。 我测量了 TX_clk 信号、波形类似：
TX_CLK RX_CLK
然后、我移除了 Zynq 板并测量了 Rx_clk (当然、没有要测量的 Tx_clk)：
RX_CLK
那么、这是我希望看到的波形类型。 接下来、我更改了 Zynq 中的 TX_CLK 引脚强度和压摆率、并得到以下波形：
TX_CLK
我搜索了 DP83867的类似设置、但找不到。 PHY 驱动器似乎对线路太弱、但它实际上并不是一条具有如此大负载的长线路。 你怎么看？ PHY 驱动器没有足够的电流来产生方波是否还有其他可能或可能的原因？
KR、
Tomas
