您好！
我的 LVDS LCD 面板出现闪烁问题
我遵循 有关序列初始化和 DSI 调谐器的数据表来配置所有寄存器
不幸的是、我仍然存在闪烁的问题
CH3 = LVDS_DATA0CH4 = DSI_CLK
CH3 = LVDS_DATA0CH4 = DSI_DATA0
大家好、Zach、
是的、抱歉、我忘记附上了
请在下面找到我们的新序列：
Ch1=启用
CH2=I2C_SCL
CH3 = DSI_DATA
Ch4 = DSI_CLK
我写下了错误的数字、低于正确的设置：
谢谢。
查理
您好、Charles、
我没有立即看到您的配置有任何错误。 不过、我很好奇您为什么器件 EN 为高电平、然后依次拉低和高电平。 首次处于 EN =高电平时、DSI 数据未处于 LP11状态。
首先、您可以尝试将器件配置为仅输出如下所示的内部测试模式吗？
您还可以使用 DSI 调谐器将器件配置为输出内部测试图形。 当针对测试图形进行配置时、器件不使用输入 DSI 数据。 它仅使用 DSI CLK 或外部 REFCLK 来根据 LVDS 时序参数在内部生成测试图案。 测试图案如下所示：
如果测试图案与上面的图案一样、那么使用 DSI 数据时出现的任何闪烁都可能是由于 DSI 输入不稳定或来自 DSI 源的输出不正确而导致的。 如果测试图案出现闪烁或颜色不正确(例如白色条带显示为灰色)、则可能未针对显示面板正确配置 LVDS 输出。 检查所使用的显示面板的格式(格式1与格式2)是否正确、LVDS 时序是否处于规格范围内。
您是否还验证了 DSI 输入上的线时间是否满足 LVDS 输出上的线时间？
谢谢。
察赫
尊敬的 Zach：
关于 EN 引脚、这是因为 SN65DSI84芯片中有一个内部上拉电阻器。
因此、当我们为电路板上电时、引脚从低电平变为高电平、并保持高电平、直到 CPU 将 DSI 序列初始化。
这是不是一个错误的方式做?
我们将进行模式测试、并将结果返回给您。
在 DSI 和 LVDS 上的线时间,你具体是什么意思?
这是不是在下面? 它是否应等于/小于/大于 DSI 调谐器结果？ (~20µs)
此致、
查理
您好、Charles、
格式2与链路数量无关、而是与位的顺序有关。 在数据格式2中、在 Y3P/N LVDS 通道上传输每个颜色的两个 MSB、如器件数据表图片所示。 可以忽略 B 通道、因为正如您所指出的、您只使用 A 通道。
谢谢。
察赫
尊敬的 Zach：
感谢您的回复、 现在我更好地理解了。
因此、我们进行了一些测试、并获得了正确的颜色、但最后一条像素行会进行"闪烁"。 最后一行不稳定
你有什么想法可以解决它吗?
谢谢。
查理
此外，
尊敬的 Zach：
我尝试执行您的4个步骤：
1.可以: HSYNC =负/VSYNC =负/DE =正
2.内部测试图案没有闪烁
3.
通过在 DSI 时钟上使用展频、我们将频率 集中在216MHz、因此我们将寄存器配置为0x12 = 0x2B
4.在示波器上、我测量了 DSI_DATA0线时间、得到的值= 11.6µs μ s
与 DSI 公式: 线时间=(Htotal * bpp)/(2 * DSI DataLane * DSICLK)= (835*24)/(2 * 4*216MHz)= 11,6µs (参考:"提示 SN65DSI8x -故障排除和技巧")
而对于 LVDS：线时间= Htotal / LVDSCLK = 835 / 72MHz = 11,6µs μ s
您知道 DSICLK 上的扩频功能是否是一个好选择吗？
谢谢。
查理
您好、Charles、
由于内部测试图案测试图案没有闪烁 、因此使用 DSI 数据时出现的闪烁可能是由于 DSI 输入不稳定或来自 DSI 源的输出不正确而导致的。
展频时钟(如数据表中所示为 SSC) 最适合需要关注 EMI 但 SSC 会给您的时钟增加一些抖动的应用。
看看您的直方图、我看到您将频谱扩展得相当宽。 频谱通常应展频为1%。 对于时钟、此频率约为213.84MHz 至218.16MHz。
谢谢。
察赫
大家好、Zach、
实际上、我们在外面、我们尝试减少或禁用展频。
但是、在内部测试图案中、我们没有看到闪烁。
如果我们看不到内部测试模式的闪烁,我们应该看不到正常模式下的闪烁,对吗?
关于格式1与格式2、低于我们的 LCD 规范(简短描述)：
在 SN65DSI84数据表中,对于一个配置为24bpp 和 MSB 在通道3上的 LVDS 输出,只有一个双链路可能性...
我需要在双链路上配置输出并发送两倍的图片(2x (800x1280)像素)吗？ 还是那只是一个图示?
谢谢！
查理
Charles
让我扼要重述到目前为止我们的故障排除中的内容：
-我们已检查您是否使用 DSI 调谐器正确配置了设备
-我们已检查 LVDS 时序参数(时钟频率等)是否在您的显示面板的规格范围内。
-已验证您是否获得了如下所示的内部测试模式:
-您在 DSI 输入上检查了脉冲/线时间。 您已确保 DSI 输入端的线时间(从 HSYNC 到 HSYNC 的时间)与 LVDS 输出端的线时间相匹配。
由此、我们缩小了闪烁的可能原因：
由于测试图案与上面的图案一样、因此使用 DSI 数据时出现的任何闪烁都可能是由于 DSI 输入不稳定或来自 DSI 源的输出不正确而导致的。
由于您使用的是扩频时钟、因此 DSI 时钟仍然会成为 问题、因为如果线路时间匹配、时钟抖动可能会成为问题。
您还可以尝试使用一个干净的外部 REFCLK 作为 PLL 的时钟源、而不是使用 DSI CLK 作为 PLL 源、因为噪声过大的 DSI CLK 可能导致 LVDS 时钟输出不稳定。
谢谢。
察赫
Charles
REFCLK 必须满足 DSI84数据表中列出的要求。
请按照第 7.3.1节时钟配置和乘法器来配置您的时钟。 您也可以使用 DSI-TUNER 工具来帮助您。
从0x0A 开始、您会得到 010–62.5MHz≤LVDS_CLK < 87.5MHz、并启用 REF_CLK
0x0B 设置为 LVDS CLOCK =源时钟(默认)
谢谢。
察赫
