[参考译文] TUSB7320：无法连接 USB 2.0设备（其他问题）

依达：

   该电容器用于延迟 GRSTz 复位信号。

此致

布赖恩

布赖恩：

感谢您的回答。

我已经收集了波形、并将其发送给您。

e2e.ti.com/.../Attached-waveform13.pdf

我希望收到您的意见。

这一现象已经被多次证实。

依达：

  您可以稍微提前移动1.1V、或用2uf 或更多替换交流电容。 GRSTz 需要在3.3V 和1.1V 稳定后为高电平。

最佳

布赖恩

布赖恩：

感谢您的回答。

顺便说一下、您下面发送的波形是否对 TUSB7320器件造成任何损坏或出现任何运行问题、请告诉我。
e2e.ti.com/.../8233.Attached-waveform11.pdf

这个问题是在更改电源启动顺序时发生的、您能否解释一下在 VDD33、VDD11和 GRST 之间的关系方面、以器件内的块为单位发生的机制？

此致

野田市

布赖恩：

感谢您的回答。

我在连接外部控制端子的情况下对1kΩ 和1uF 进行了采样、但 GRST 波形没有改善。

波形现在有一个分流的上升和下降波形。

e2e.ti.com/.../Attached-waveform14.pdf

您能否解释为什么更改电源启动顺序会导致 GRST 增加？

此致

野田市

依达：

   您能否拆除外部控制端子 xHCI_GRSTz 并再次进行测量？

最佳

布赖恩

布赖恩：

感谢您的回答。

我想确认重新测量条件。 是否满足以下条件？

・未连接到控制 GRST 的信号

未执行・Ω 下拉电阻器

未・1 μ F 电容器

如果条件不同、请告诉我如何连接。

此致

野田市

请遵循此条件。

・未连接到控制 GRST 的信号

未执行・Ω 下拉电阻器

 已・1 μ F 电容器

最佳

布赖恩

布赖恩：

感谢您的回答。

根据条件发送波形。 电容器为1uF。

e2e.ti.com/.../7140.Attached-waveform13.pdf

您能给我关于这个问题的意见吗？

此致

野田市

依达：

 那么从 xHCI_Grst_X 信号中移除了哪些外部元件呢？ 现在、信号看起来很正常。

最佳

布赖恩

布赖恩：

感谢您的回答。

我发送的波形(7140.attached waveform13.pdf)有一个1uF 电容连接到 xHCI_Grst_X 信号。

此时我们关注的波形(e2e.ti.com/.../Attached-waveform15.pdf)是从外部控制 GRST 的波形。

我担心、GRST 增加300到400 mV 可能会导致 TUSB7320出现故障或损坏。

在上升周期期间、"L"也从外部输入到 GRST。

由于 GRST 是一个输入端子、因此预计不会发生上升。 这种现象似乎正在从 GRST 输出信号。

此致

野田市

依达：

 如果1k PD 关闭、但  XHCI_Grst_X 仍然连接、脉冲是否仍在那里？  

此致

布赖恩

布赖恩：

我获取了波形。

e2e.ti.com/.../Attached-waveform16.pdf

存在脉冲。 无更改。

此致

野田市

依达：

  您能否展示控制  xHCI_Grst_X 的电路？ 它似乎与脉冲有关。

此致

布赖恩

布赖恩：

我将给大家发送电路图。

e2e.ti.com/.../Attached-waveform17.pdf

外部控制的元件是 FPGA。

顺便说一下、您是否根据除 TUSB7320数据表之外的组件内部方框图等设计信息回复了相关问询？

此致

野田市

依达：

      GRSTz 芯片内部有 PU 到3.3V 电源和 ESD 二极管。 因此、在上电期间、GRSTz 信号将跟随3.3V 电源。 连接到 GND 的外部电容器将延迟 GRSTz 信号根据电容器值变为高电平。

      那么、GRSTz 上的脉冲是由  来自 FPGA 的外部控制信号 xHCI_Grst_X 引起的、客户是否可以  在上电期间将 xHCI_Grst_X 设置为悬空？

稳压器

布赖恩

布赖恩：

感谢您的回答。

您能否用电路图或方框图介绍一下 GRST？

如果 xHCI_Grst_X 无法设置为悬空、TUSB7320是否会损坏？

此致

野田市

布赖恩：

通过询问过去的问题来检查内容。

这是有关 e2e.ti.com/.../4544.Attached-waveform4.pdf 中出现的现象的重复问题、您之前对该现象的回答是"对于故障、请联系 TI FAE 或 CQE"。

GRST 包装(e2e.ti.com/.../7268.Attached-waveform7.pdf)和 USB 启动(e2e.ti.com/.../4544.Attached-waveform4.pdf)?)之间是否存在关系

此致

野田市

依达：

   在4544**波形4,它似乎 PLL 或 Crystall 锁定到一个错误的频率。 它在一定程度 上 与 GRSTz 的加电序列不正确相关、尤其是当 XHCI1_GRSTz_X 超过最小 VIH (2V)时。

  这个脉冲  只出现在某些 不良器件 或者所有器件上吗？

最佳

布赖恩

布赖恩：

感谢您的回答。

这种现象仅发生在一些不良器件上。

请确保、GRST (e2e.ti.com/.../0820.Attached-waveform7.pdf)未连接到外部控件。

请根据这些条件回答。

此致

野田市

布赖恩：

感谢您的回答。

GRST 和 USB 引导之间是否存在因果关系？

此致

野田市

布赖恩：

在 xHCI_Grst_X 悬空的情况下获得波形、此时电源打开。(e2e.ti.com/.../Attached-waveform18.pdf)

在这种情况下、哪些方面会有所改善？

为了了解此修改的原因、您能否使用 TUSB7320内的电路图或方框图进行解释？

此外、是否有 GRST 以外的任何其他引脚需要类似的支持(在启动时更改为悬空引脚)？

此致

野田市

依达：

  我明天将绘制一个方框图。

  预期会使用波形18、因为 GRSTz 上有一个跟随3.3V 电源的上拉电阻器。

  请始终在 GRSTz 上使用具有1uf 电容器的波形并移除1k 下拉、否则 会导致混淆。

  另外、请提到针对损坏器件或所有器件采用的波形。

最佳

布赖恩

布赖恩：

感谢您的回答。

列出了推荐电路和条件。 (e2e.ti.com/.../Attached-waveform19.pdf)

图是否匹配？

我们期待收到您的方框图。

此致

野田市

依达：

    waveform19是我期望的图。

   请接受我的友谊请求,所以我可以发送方框图给你。

此致

布赖恩

布赖恩：

感谢您的回答。

如果是预期的波形19、您能否修改数据表？

感谢您发送方框图。

我做了一个朋友的请求。 请核实。

此致

野田市

依达：

  已将方框图发送给您的私人消息。  

  对于数据表、您希望我在 GRSTz 引脚上添加电容器？

此致

布赖恩

布赖恩：

感谢您提供方框图。

关于您到目前为止指出的两点、如果设计需要、我希望您在数据表中添加相关信息。

・μ F 在 GRSTz 引脚上安装一个电容器

・将 GRST 引脚保持悬空、直到电源打开。

我们正在考虑根据数据表审查设计。

我有关于方框图的问题。

1. Vdd 是 VDD33还是 VDD11？

2.请告诉我 pu 的电阻值。

3.信号(GRSTz)和 GND 之间二极管的方向是否相反？

我从所连接的波形19电路中获取波形。 (e2e.ti.com/.../Attached-waveform20.pdf)

此致

野田市

依达：

  1：在方框图中、 Vdd 是3.3V

  2：我们的设计正在检查电路并 在明天获得 PU 值。

  3：我重新将方框图发送到您的私人邮件中。

  对于波形20、是 GRSTz 引脚上的交流电容器吗？如果是、您可以更改为2uf 以查看任何差异吗？

此致

布赖恩

布赖恩：

感谢您提供方框图。

我没有2uF 的电容器、因此电容为2.2uF。 (e2e.ti.com/.../Attached-waveform21.pdf)

请告诉我有关 VDD33启动和 GRSTz 启动的电压值和时间的规定。

我知道我想延迟 GRST 的启动、但我不知道如何启动 VDD33和 GRST 的设计值。

此致

野田市

依达：

  我们的设计人员正在查看 GRSTz 电路 、但内部找不到无源上拉电阻器、因此 GRSTz 通过电路上拉至3.3V。

稳压器

布赖恩

布赖恩：

感谢您的回答。

我有几个问题。

1. GRSTz 没有上拉电阻器这一事实是否意味着您提供的方框图不正确？

2. GRSTz 电路中的3.3V 上拉电阻是否列在数据表中？

3.您建议的措施是不是一种解决办法,比如引入一个1uF 的电容器或者在电源打开时使 GRSTz 悬空?

如果我需要提出权变措施、首先我想找出 TUSB7320发生这种现象的原因。 我想找出原因、然后考虑权变措施。

此致

野田市

依达：

    对于 Q1：  GRSTz 上没有单个无源上拉电阻器、但整个电路充当有源电阻器。 它可以从 GRSTz 电压看到,因为它始终跟随3.3V ..

最佳

布赖恩

布赖恩：

感谢您的回答。

请回答 Q2和 Q3。

我有疑问。

关于 GRSTz 通过1kΩ 下拉时的波形、

我有关于 GRST 状态变化的问题、即使在电源打开时外部控制是悬空的。

您能不能从 e2e.ti.com/.../Attached-waveform22.pdf?评论一下

此致

野田市

依达：

  我会在下星期一前答复上述问题。

Reagdrs

布赖恩

依达：

   从 Waveform_22开始、我同意 GRSTz 可能会受到1.1V 的影响、但这只是不好的部分。 我们无法根据从不良部分获取的数据得出结论。 对于正常器件波形、GRSTz 似乎与1.1V 电源没有关系。

   对于 Q2、  TPS74401需要 PG 引脚上的上拉电阻、GRSTz 引脚不需要。 PG 是开漏输出、因此需要外部上拉电阻。

   对于 Q3、我建议的解决方案仍然适用于正常器件、您觉得吗？

   如果您将来接受任何数据、请在不良和正常部件上进行、这将帮助我们做出正确的结论。

此致

布赖恩

布赖恩：

感谢您的回答。

从现在开始、我们将在收集波形时同时提供有缺陷的器件和正常的器件。

e2e.ti.com/.../Attached-waveform23.pdf

两者相比、GRSTz 的上升启动时间不同。

此致

野田市

依达：

  感谢波形、我喜欢看到电容为1uf 但无法对正常器件和不良器件进行外部控制的波形。

最佳

布赖恩

布赖恩：

该波形是在1uF 条件下采集的。

e2e.ti.com/.../Attached-waveform24.pdf

毕竟、在比较这两者时、GRSTz 的上升启动时间是不同的。

如果我使用电容器、是否有可能在两个电源(VDD11、VDD33)启动之前释放 GRSTz？

如果允许、我希望以下勘误表包含"在 GRSTz 和 GND 之间添加一个电容器"和"在启动电源时将 GRSTz 引脚更改为悬空"作为权变措施。

https://www.ti.com/jp/lit/er/sllz067b/sllz067b.pdf?ts = 1696306460118&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252Fja-jp%252FTUSB7320

此致

野田市

依达：

   如果我使用电容器、是否有可能在两个电源(VDD11、VDD33)启动之前释放 GRSTz？

  否、 应始终在 两个电源(VDD11、VDD33)启动后释放 GRSTz。

   下面红色区域的定时差异是多少？ 您可以使用另一个2uf 波形吗？

此致

布赖恩

布赖恩：

感谢您的回答。

关于红色区域的时序差异、GRSTz 由外部控制悬空、因此我认为 GRSTz 的增加是在 TUSB7320内部产生的。

我想知道增加 GRSTz 的原因。

2.2uF 时的波形为 e2e.ti.com/.../7331.Attached-waveform21.pdf

此致

野田市

依达：

  使用2.2uf 时、可增加 GRSTz 上的延时。  

  这是我的预期、我们可能需要将1.1V 更接近3.3V、并通过大电容值增加 GRSTzx 延迟、

此致

布赖恩

布赖恩：

感谢您的回答。

1.1V 上电速度更快。

然而,我们证实了 GRSTz 的兴奋。

e2e.ti.com/.../Attached-waveform25.pdf

如果需要预期上电、请在数据表中添加1.1V 启动的时间限制。

目前、数据表仅描述了 VDD33→VDD11的阶数。

此致

野田市

依达：

  具有2.2uf 的 Waveform25非常接近我们所期望的值。

   从波形可以看出、1.1V 启动的时间限制是合理的？

此致

布赖恩

布赖恩：

从波形可以看出、1.1V 启动的时间限制是合理的？

→请告诉我您提问的目的。

根据时间限制、您是指我们可以设计的覆盖范围吗？

但是、关于时间限制、我想 TI 会展示出来。

根据指定的规定考虑电路更改。

此致

野田市

→请告诉我您提问的目的。

  我 只是想看看是否有任何数据显示 1.1V 的时间约束。

在时间限制下、我将与我们的团队合作 、但也很高兴获得实验室数据。

最佳

布赖恩

布赖恩：

我不明白指示1.1V 时间约束的数据是什么意思。

请具体说明一下显示1.1V 时间限制的数据。

即使您提供数据、您能否告诉我将在什么条件下进行测量？

此致

野田市

依达：

   我想知道3.3V 和带有1uF 外部电容器的 GRSTz 信号之间的时间(无外部控制)。 这是针对1.1V  约束条件的时间

。

。

此致

布赖恩