[参考译文] DP83867IR：以太网 PHY 信息

安德烈、您好！

我们没有此时间窗口的确切参考。

请尝试第3.5节中提到的权变措施、以避免在 PHY 之间添加电源序列限制：

如果手动应用时该权变措施解决了链路、则可以在每个 PHY 的 RTOS 驱动程序中实现该解决、以确保在启动时正常运行。

谢谢！

Evan

尊敬的 Evan：

感谢您的回答。

如我在第一篇文章中所述、我正在努力将解决方案实施到驱动器中。 手指交叉。

我刚才要求提供时间窗口、因为我想了解导致此问题的第一个原因是什么。 在基于 AM65xx 的基板的商业分销商 DTS 中、我发现：

根据注释、他们报告该问题的第一个原因是 PHY 时钟上出现"高抖动"。 然而、我检查了 PHY 所需的抖动、与我的抖动相比、似乎可以！ (已申请：11ps RMS、已提供：200fs RMS)。 所以我不认为"高抖动"是真正的问题。

您能给我提供更多信息吗？

谢谢。

Andrea

安德烈、您好！

我认为这个 DTS 注释是指来自 AM65生成的时钟(输入到 PHY 的 GTX_CLK)的时钟抖动。

该问题的原因与时钟抖动无关。 无论时钟抖动如何、如果 PHY 同时启动、其内部状态机将持续尝试与相同的 PRN 种子序列进行链接。 在这种情况下、他们将无法与不兼容的种子链接。  

权变措施是在 PHY 上电之间产生延迟、或应用建议的解决方案以防止链路依赖 PRN 种子。

谢谢！

Evan

你(们)好

再次感谢您的精确支持。 这对我来说似乎更有意义,尽管我仍有一些问题。

为什么使用安装了相同处理器和 PHY 的 TI 评估板时没有发生这种情况？ 我使用 TMDX654IDKEVM 与 TMDS64EVM 进行通信、实施了相同的设置、但以前从未遇到过此问题。 这种情况有什么区别？  

我确实需要理解这一点、因为我正在设计支持 AM65处理器的定制载板。 对于我的工程、其中两个板应通过基于 PRUSS 的 eth 端口进行通信、因此我需要确保它们能够正常运行以及如何修复该错误。

谢谢。

Andrea

我只是忘了提到我遇到的错误的另一个方面:有时,不管主板是否同时启动,他们在一段时间后停止通信。 或者、在其他情况下、它们在启动后不会开始通信、但在不同的时间窗口(几分钟)之后。

如果问题是由同步启动(这又使电路板生成相同的 PNR)引起的、为什么即使在非同步启动中、我也会面临该问题？

谢谢。

Andrea

安德烈、您好！

使用 TMDX654IDKEVM 与 TMDS64EVM 通信实现了相同的设置、但我以前从未遇到过此问题。 [报价]

如果两个不同电路板进行通信、则无论同时电源输入如何、电源方案上可能存在一些硬件/布局差异、从而导致 PHY 电源序列完成并存在一定的时间差异。

我忘了提及我遇到的错误的另一个方面：有时候、不管主板是否同时启动、它们在一段时间后都停止通信。 或者、有时、它们在启动后没有开始通信、但在不同的时间窗口(几分钟)之后才开始通信。

这似乎是与 PRN 死锁不同的问题。 此错误发生的频率有多高？ 当发生此错误时、PHY/MCU 电源轨和输入时钟是否稳定？

谢谢！

Evan

[/quote]

尊敬的 Evan：

关于设置、我确实同意您的观点、即两个电路板之间可能存在一些差异、从而导致不建议使用错误。 实际上、在一些测试中、我也连接了两个 TMDX654IDKEVM 板、但没有遇到此问题。 遗憾的是、我多次使用此设置执行过很少的测试、因此我无法非常确定结果。 我会尝试做更多更长的时间。

对于第二点,错误经常出现,在一些测试会话中,甚至在每次重新启动系统时,几分钟后。 我怀疑这与同一个问题相关,假设一段时间后 PHY 会进行 ri 协商。 如果是这样、启动时没有发生的死锁情况就会出现。 这是可行的吗？ 关于 PHY/MCU 电源轨和输入时钟稳定性、我没有答案、因为我在测试期间没有测量它们。 您是否知道这种情况下会出现什么问题？
只是关于这一点的更多信息:我遇到了这种错误,两个相同的板和两个不同的板。 在这最后的设置中、进行通信的电路板具有相同的 SOM 模块(基于 am65xx)、但不同的载板。 它们使用相同的 PHY。 此外、在此设置中、我们也多次遇到"类似死锁"的问题。

对不起,如果我以这种"混乱"的方式提供所有这些信息,但我没有期望讨论到目前为止。 请告诉我、我是否可以进行其他测试、以及什么样的数据有助于提供帮助。

谢谢。

Andrea

安德烈、您好！

如果两个 PHY 同时重启自动协商过程、上电后可能会出现死锁。 我不清楚这是否是问题的原因。

 确认问题是否与 PRN 相关的最简单方法是应用权变措施并查看是否发生了相同的行为。

[报价 userid="515821" url="~/support/interface-group/interface/f/interface-forum/1424016/dp83867ir-ethernet-phy-information/5464483 #5464483"]关于 PHY/MCU 电源轨和输入时钟稳定性、我没有答案、因为我在测试期间没有测量过它们。 在这种情况下、您是否有任何疑问？

一段时间后的链路故障可能是 PHY 或 MCU 在电源轨或时钟输入上不稳定的症状。 在链路建立的时间段内、通信是否按预期工作且没有错误？

谢谢！

Evan

尊敬的 Evan：

我将告诉您、即使在主从配置的驱动程序修补之后、这两个错误是否仍然存在。

不过、我还有一些疑问：

• 测试期间使用的基板有7个以太网端口(6个基于 PRUSS、1个基于 MCU)、所有端口均由相同的 PHY 管理。 在我的测试过程中、仅在两个不同的子网(PRUSS 为192.168.10.x、MCU 为192.168.0.x)上连接了1个基于 PRUSS 的子网和1个 MCU 子网。 应该如何配置所有这些功能？ 一个主器件所有其他从器件？ 每个子网一个主设备？ 如果两个网络都通过 ETH 交换机、该怎么办？  
• 我只需再次阅读我在第一篇文章中提到的应用手册：此处显示、我提到的勘误表仅适用于 DP83867的旧版本(寄存器0x0003 = A0F1)。 我读取 PHY 的寄存器、结果返回0xa231。 这是否意味着我的版本中不应该存在此错误？ 如果是、我遇到了什么错误？

谢谢。

Andrea

安德烈、您好！

听起来不错、将等待结果。

每个以太网端口是否有自己的 MPU/MCU？ 如果可能、请分享一个方框图以帮助我了解该拓扑。

较新的器件修订版不应该存在此错误、但我仍然建议实施权变措施以确认所看到的任何差异。

谢谢！

Evan

尊敬的 Evan：

eth 端口全部连接到同一个 MPU/MCU。 有关方框图、您可以参阅 TMDX654IDKEVM、它与我的电路板非常相似(相同的处理器、相同的 PHY、相同的 PRUSS)。

谢谢。

Andrea

尊敬的 Evan：

我想这也许是我在最后一个信息中不清楚的。

在我的架构中、我将 AM65xx 处理器连接到6个 PHY、以驱动6个 ETH 端口。 我对所有这些 PHY 都有疑问、我是否应该将所有 PHY 设为主器件？ 你说"反对 MPU"是什么意思？ 我是否还应该将 MPU 设置为主/从设备？ 我没有阅读关于 CPU 端任何配置主器件/从器件的信息、您对此有什么参考吗？

在此架构中、这些端口将被桥接或单独设置(每个端口都有专用 IP)、但尚未定义。

谢谢。

Andrea

安德烈、您好！

我将与团队确认并在明天回复您。

谢谢！

Evan

安德烈、您好！

RGMII 不需要 PHY 侧的手动主/从配置、这将通过自动协商解决。

我不清楚这些端口的适当 IP/子网分配、您能否创建一个面向 AM65xx 团队的新线程来解决这个问题？

在这里、我可以帮助解答进一步与 PHY 相关的问题。

谢谢！

Evan

尊敬的 Evan：

我有点困惑、为什么要打开一个新主题？

我的问题仍然与 PHY 主题相关、我只是不确定如何配置连接到同一电路板的所有 PHY。 "RGMII 不需要 PHY 侧的手动主/从配置"这句话是什么意思？ 这是否改变了 DP83886到 DP83867连接的场景？

从前面的消息中、我了解到对于两侧都涉及这个特定 PHY 的 TH 连接、必须进行手动配置以避免死锁情况。 如果连接为 RGMII、这是否会发生变化？

谢谢

Andrea

安德烈、您好！

新线程旨在解决您对处理器 IP 地址/子网分配的问题。 在这里、我将继续解答有关 PHY 的疑问。

[报价 userid="515821" url="~/support/interface-group/interface/f/interface-forum/1424016/dp83867ir-ethernet-phy-information/5476971 #5476971"]我明白对于两侧涉及此特定 PHY 的 eth 连接、必须进行手动配置才能避免死锁情况。 如果连接是 RGMII、此选项是否会发生变化？[/QUOT]

这是正确的、并且对于 RGMII 连接没有变化。 很抱歉这里出现了混淆。

有两种独立的主/从配置：

1) RMII 主/从(决定计时连接、将在 MAC/PHY 之间设置)

2) 1000Base-T 主设备/从设备(决定自动协商优先级、将在 PHY/PHY 之间设置)

仅考虑(2)、我们的目标是确认每个链路伙伴集是否为主从对。

谢谢！

Evan

尊敬的 Evan：

谢谢。 现在我更清楚了。

我还认为我对处理器不太清楚。 我的问题与 IP 分配无关、而与 PHY 配置有关。 事实上我在同一个板上有许多 ETH 端口(每个端口都有一个专用 PHY 连接到同一个 CPU)、这在主从配置上是否有任何变化？ 该规则是否始终遵循连接两个端口的电缆、或者在本例中、它们以某种方式在内部进行交互、从而需要特定的配置？

我希望这一点现在更为清楚、因为有任何疑问、请让我知道。

谢谢。

Andrea

尊敬的 Evan：

谢谢。 现在我更清楚了。

我还认为我对处理器不太清楚。 我的问题与 IP 分配无关、而与 PHY 配置有关。 事实上我在同一个板上有许多 ETH 端口(每个端口都有一个专用 PHY 连接到同一个 CPU)、这在主从配置上是否有任何变化？ 该规则是否始终遵循连接两个端口的电缆、或者在本例中、它们以某种方式在内部进行交互、从而需要特定的配置？

我希望这一点现在更为清楚、因为有任何疑问、请让我知道。

谢谢。

Andrea

安德烈、您好！

将多个 ETH 端口连接到同一个 CPU 不应更改所需的1000Base-T 主设备/从设备配置。  

是始终遵循连接两个端口的电缆的主到从规则

这是正确的、此设置独立于 CPU 侧。

希望这会有所帮助-按照此规则进行配置是否会导致链路出现任何问题？

谢谢！

Evan

尊敬的 Evan：

感谢您澄清了这一方面。

主从解决方案无疑使架构更加稳健、但我仍然面临一些问题。

我需要进行更深入的调查、以确定问题是否仍与 PHY 或其他问题有关。

谢谢。

Andrea

安德烈、您好！

听起来不错、请尽可能分享有关故障率和可能的根本原因的更多详细信息。

谢谢！

Evan