[参考译文] DP83867E：关于 DP83867E 的布局设计。

您好！

MDI 的容差为100欧姆差分+/- 10%。

100欧姆差分电 阻位于 TD_P_A 和 TD_M_A、 TD_P_B 和 TD_M_B、TD_P_C 和 TD_M_C、TD_P_D 和 TD_M_D 之间   需要计算布线宽度和间距以及电介质厚度、才能实现所需的差分阻抗。 在下图中、您可以看到 DP83867和外部变压器之间如何路由差分信号。

您是否会接受我的友谊申请、这样我就可以将实际的 EVM 文件发送给您作为参考？

谢谢

David

尊敬的 David：

感谢您的答复。

理解这一点是否正确：只要差分100Ω 部分在±10%范围内、就会建立通信？

我无法确认朋友的请求、因此我发送了一个请求。

如果您能提供 EVM 文件、我将不胜感激。

此外、我可以向客户展示所提供文件的布局图部分吗？

此致、

京平

京平山

我用私人消息向您发送了板级配置文件、请您检查一下吗？

您还可以  与客户共享所提供文件的布局图部分。

谢谢

David

尊敬的 David：

我检查了文件、谢谢。

此外、当差分阻抗在100Ω 附近且容差为±10%时、即使单端阻抗偏离约55 -60Ω(±10-20%)、仍会建立通信、理解是否正确？

此外、虽然100Ω 的差分阻抗容差为±10%、但这是否指设计容差？ 在电路板实际制造时、由于制造容差、可能会产生其他误差。 是否也有考虑到制造误差的可接受容差值的可用数据？

此致、

京平