[参考译文] 缓冲器建议

数据表显示：

8.3.3输出负载注意事项

TI 建议在 PCB 布线长度较短的情况下谨慎地进行印刷电路板(PCB)布局、以避免过度的容性负载并确保发生正常触发。 PCB 信号布线长度必须保持足够短、以便任何反射的往返延迟小于一次性持续时间。 这通过确保任何反射在驱动器上看到低阻抗来提高信号完整性。 O.S.电路被设计成保持在大约10ns 的时间内。 被驱动的集总负载的最大电容也直接取决于单次触发持续时间。 在高容性负载下、单次触发可以在信号完全驱动到正电源轨之前超时。 为在动态 ICC、负载驱动能力和最大比特率考虑因素之间实现最佳平衡、已设置了 O.S.持续时间。 PCB 布线长度和连接器都增加了 TXB0102输出端看到的电容、因此 TI 建议考虑这种集总负载电容、以避免 O.S.重触发、总线争用、输出信号振荡或其他不利的系统级影响。

8.3.5 I/O 线路上的上拉或下拉电阻

TXB0102旨在驱动高达70pF 的容性负载。 TXB0102的输出驱动器具有低直流驱动强度。 kΩ 上拉或下拉电阻器从外部连接到数据 I/O、其值必须保持高于50 μ s、以确保它们不会与 TXB0102的输出驱动器相竞争。