[参考译文] TXS0108E：OE 和干扰

您好、Wei、
您能否提供干扰期间输入/输出的示波器截图以及显示所有器件都连接到 I/O 引脚的原理图？

尊敬的 Emrys：

感谢您的回复。

毛刺脉冲波形和原理图如下所示。  

毛刺脉冲来自 VCCA IO 侧、在毛刺脉冲期间、VCCB IO 侧通过 CPLD 驱动0伏电压。

您好、Wei、

所示的操作是在启动期间、如果 OE 引脚未被拉至低电平、我将看到的操作。

以下是 TXS 器件的简要方框图：

当电源为0V 时、器件处于"Ioff"模式、这意味着所有输入都处于高阻抗状态、上拉电阻器(以黄色突出显示)被禁用。  一旦电源上升到0V 以上、I/O 引脚不再处于高阻抗状态、上拉电阻器将导致引脚上的电压上升至电源。

当电源电压足够高、可以为器件的内部逻辑供电(以黄色突出显示)后、可以再次将引脚驱动为低电平。

请注意、我们建议在启动期间将 OE 保持在低电平。 从数据表的第11节中：

为了确保输出在上电或断电期间处于高阻抗状态、OE 输入引脚必须通过下拉电阻器连接至 GND、并且在 VCCA 和 VCCB 完全斜升且稳定之前不得启用。

尊敬的 Emrys：

感谢您的回复。

我们按照指导将 OE 驱动为低电平、直至 VCCA 1.8V 有效、但在高达1.8V 时、干扰更严重。 520mV 之前的电压。

下面是 VCCA 1.8V 和 VCCA IO 之间的2个波形；OE 和 VCCA IO。

您能否帮助检查干扰为何更严重？ 它是否与 VCCA 1.8V 缓慢上升时间(3ms)相关？

谢谢、

-Wei

您好、Wei、
我已要求我们的翻译专家查看此案例、看看我是否不正确。 根据您的测试数据、OE 似乎没有像我之前想象的那样断开上拉电阻。

Wei Liu、

OE 引脚将上拉电阻器与 IO 端口断开。 发送的范围似乎表明器件在电源斜升时存在干扰。
Vccb 的状态是什么？ 它是否已经稳定、随 Vcca 一起升高或升高？
是否可以先尝试为 Vcca 加电、然后再为 Vccb 加电(如果尚未加电)
此外、如果输入悬空、请尝试使用非常弱的下拉电阻(100K)、以确保在功率斜升期间为低电平。

Shreyas、您好！
VCCb 3.3V 在 VCCa 斜升之前已经稳定。
根据电路板上电序列、VCCb 3.3V 是第一个上电电源轨。
因此 VCCa 必须在 VCCb 之后加电。
VCCa IO 侧与 IC 进行点对点连接、很难焊接弱下拉100k 以驱动 VCCa IO 下降。
IC 中没有达到1.8V (与 VCCA 共享)的内部上拉电阻器、干扰在与 VCCA 1.8V 相同的时间和上升时间上升。 唯一的方法似乎仍然来自 TSX0108E 电压转换器。
您可以确认吗？
谢谢、
-Wei

Shreyas、您好！

我们进行了3次实验：

1：驱动 OE 始终低电平(0V)、VCCA IO 引脚与 VCCA 1.8V 一起斜升、并保持高电平为1.8V。
这意味着 OE 低电平不会禁用内部上拉电阻器。 但通过40k 或4k Ω 上拉？ 参见第2个实验。

2.将 OE 引脚驱动为低电平、直到 VCCA 1.8V 斜升、并为 VCCA IO 引脚添加4.7K Ω 下拉电阻器、毛刺脉冲斜升与 VCCA 相同、但减小至0.2V。 这意味着当 OE 驱动为低电平时、内部40K 欧姆电阻被启用、因此、通过分压器：
1.8V * 4.7K/(40K + 4.7K)= 0.19V。

3.在 VCCA 1.8V 之后将 OE 引脚驱动为高电平、VCCA IO 电压变为1V。 这也是由分压器引起的：
1.8V * 4.7K/(4K + 4.7K)= 0.97V。

本实验显示数据表第18页"当 OE =低电平时禁用 RLUA 和 RLUB "需要进一步验证。

您能否帮助您进行核实并告知我们您的反馈？

谢谢、
-Wei

您好、Wei、

感谢您提供的其他信息。
1) 1)您是否确认一旦 Vcca 电源启动且稳定、将 OE 从高电平更改为低电平(禁用 IO 端口)、这是否还会通过上拉电阻导致 IO 端口变为高电平？
2) 2) IO 端口是否为高电平、即使 Vcca 电源电压升高、OE 引脚为低电平？

我正在尝试弄清楚这是启动期间的瞬时干扰还是正常运行期间的持续干扰。
我还查看了数据表电气规格 w.r.t IOZ、其中在禁用 OE 时测量 IO 端口电流、并且整个温度范围内的最大值为2uA 表示上拉电阻器已断开连接。

同时、我还将与我们的设计人员核实 OE 的运行情况。