[参考译文] TXS0108E-Q1：IO 状态

admin

Guru**** 1952840 points

Other Parts Discussed in Thread: TXS0108E-Q1, TXS0108E

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1279580/txs0108e-q1-io-state

器件型号：TXS0108E-Q1
主题中讨论的其他器件： TXS0108E

您好、专家：

客户在其项目中遇到了一些有关 TXS0108E-Q1的问题。您可以找到如下所示的原理图。

在客户系统中、有一种情况是 Periph_1V8_SW (TXS0108的 VCCA)的通电晚于 clustSOC_VRTC_1V8和 clustSOC_VDD_1V8 。他们期望在 VCCA 和 VCCB 完全加电前、所有 Ax 和 Bx 都处于 Hi-Z 状态。根据数据表中的说明、我们应下拉 OE 引脚。

客户将 OE 引脚修改为 GND、但发现 A1引脚在 VCCA 上电前为0.4V、不是 Hi-Z 状态。 A1上存在 clustSOC_VRTC_1V8上拉、在 Hi-Z 状态下、它应该为1.8V。您可以找到如下所示的波形。 CH3为 A1引脚、CH2 为 VCCA。

您能帮助检查吗？