请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TXB0304 我们使用 TXB0304将33MHz 和16MHz CLK 从1V8传输到3V3。
拓扑 列表如下所示：
拓扑1：QSPI 16MHz 布线长度在电平位移后为14英寸、 无法识别 CLK 的波形。
是否有任何解决方案可以对拓扑1提供跟踪限制建议？ 或者如何评估具有小功能变化的拓扑、
谢谢！
高克莱门斯
我得到电容和布线长度应更短、
我们仍在做实验、以了解 使用多长时间的轨迹 可以解决这个问题。
此处是16MHz 探针在相同位置的新波形、但仍然无法启动闪存
在不缩短总布线的情况下、是否有解决方案可以消除振铃效应？
谢谢
高克莱门斯
我尝试使用 txb0304.ibs (IO_33_OS 引脚)仿真完整的 QSPI 拓扑、以检查振铃效应。
但我发现仿真与我们的测试波形结果不同。
此 txb0304.ibs 模型是否可用于一次短函数加载 仿真？
或者、您是否对仿真有任何建议以接近真实情况。
谢谢！
高克莱门斯
" IBIS 模型无法显示边沿加速器在几纳秒后超时"的详细说明
我查看文档"scea131.pdf"、它显示使用1 *** 时 只有1.7ns 上升/下降时间、 因此 往返延迟需要在10~30ns 内、对吗？
谢谢！
高克莱门斯
另外两个问题：
1. TXB 文档指出"如果容性负载大于70pF、O.S 将在10ns 后超时、输出将根据由4-kΩ 缓冲器、负载电阻和容性负载决定的 RC 时间常数持续上升下降。"、 我可以有 介绍振荡的公式或更多详细信息吗？ 如何 评估由阻抗不匹配质量或负载过重导致的拓扑？
2.我 想用实际的数字来总结一下 TXB 布线规则
在该文档中、TI 建议控制 总时钟需要小于70pF 且布线长度较短
如果我有新的情况、所有组件 Cload 都约为35pf、但布线长度已经为12"、我认为 Cload 总值可能约为70pf、但如果没有仿真、我们怎么才能判断边际案例将通过
请问您对此有何评论、如果您能提供实际数字规则会更好
谢谢！