This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1363574/sn74lv273a-initial-state
大家好！
我有关于 SN74LV273的问题。 我认为初始状态是未定义的、但可以拉低输出以避免这种情况吗？
此致、 石渡市
下拉将不起作用。 通过该器件预设逻辑电平的唯一有保证的方法是在数据中使用清零引脚或时钟。
您还可以尝试使用输出端带有下拉电阻器的总线保持器件、例如 SN74LVTH273或 SN74LVCH273。 请参阅以下文档中的第6.3节：
https://www.ti.com/lit/an/scla015b/scla015b.pdf
感谢您的回答。 我知道具有总线保持功能的器件的初始值并非未定义。 由于 SN74LVTH273是旧产品、因此我建议使用 SN74HCS273、但它是否是一个好主意？
HCS 没有总线保持功能、因此您将无法定义使用此器件进行上电时的状态。 如果这无关紧要、并且您要找的只是较新的器件、那么 HCS273没有任何问题(不知道有关系统要求的任何其他信息)。
我还有一个问题。 我知道、如果您使用复位 IC 等方式向 SN74LV273A 的 CLR 引脚输入置位信号、并在电源接通后释放清除、则在 CLK 输入之前、输出将为低电平。 这种理解是否正确？
可以。 (这是/CLR 输入的主要用途。)
感谢您的确认。 感谢您的回答。
