https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1363574/sn74lv273a-initial-state
器件型号:SN74LV273A主题中讨论的其他器件:SN74LVTH273、SN74HCS273 、
大家好!
我有关于 SN74LV273的问题。
我认为初始状态是未定义的、但可以拉低输出以避免这种情况吗?
此致、
石渡市
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1363574/sn74lv273a-initial-state
器件型号:SN74LV273A大家好!
我有关于 SN74LV273的问题。
我认为初始状态是未定义的、但可以拉低输出以避免这种情况吗?
此致、
石渡市
下拉将不起作用。 通过该器件预设逻辑电平的唯一有保证的方法是在数据中使用清零引脚或时钟。
您还可以尝试使用输出端带有下拉电阻器的总线保持器件、例如 SN74LVTH273或 SN74LVCH273。 请参阅以下文档中的第6.3节: