• 状态
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 47 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRV8353：DRV8353–方向改变期间在高电流下触发栅极波形失真和 nFAULT

admin
Guru**** 2813875 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/1610180/drv8353-drv8353-gate-waveform-distortion-and-nfault-triggered-at-high-current-during-direction-change

器件型号： DRV8353

Device Information

  • 器件： DRV8353HRTAT

  • 应用： 三相逆变器/旋转电机驱动器

  • 电机电流： 高达~40A

问题描述

我们遇到的问题 栅极波形失真和 nFAULT 触发 使用 DRV8353HRTAT 时。

电机相电流达到近似值时的相位噪声 40A 、异常 栅极波形失真 观察、然后观察 nFAULT 信号被置位 。

测量设置

  • 通道 1（黄色）： GHA–SHA

  • 通道 2（蓝色）： GLA–水疗

  • CH4（绿色）： A 相电流

观察到的行为

  • 出现问题 在电机方向反转期间释放 。

  • 。 在方向改变期间产生最大相电流 、并观察到问题 超过 20 毫伏 、当电流开始减小时。

  • 事件序列如下：

    1. 首先发生 GLA 波形失真

    2. 下面是 GHA 波形失真

    3. 栅极电压下降 水平以下而增加

    4. 触发 nFAULT 可能是由于欠压或保护逻辑

在这种情况下、失真的栅极波形似乎不足以正确驱动 MOSFET。

疑似根本原因（初步）

我们怀疑以下一个或多个因素可能是影响因素：

  • 高 di/dt 条件下的栅极驱动强度不足

  • 引起的失真 接地反弹或源电感

  • 快速电流转换期间的米勒耦合

  • 方向反转期间的自举电源 (VCP/VM) 不稳定

  • 与布局相关的寄生电感影响栅极环路完整性

问题

  1. 什么是 最可能的根本原因 在高电流和方向反转条件下的栅极波形失真？

  2. 此行为是否与以下内容相关：

    • 栅极驱动器电流限制

    • VDS 保护

    • UVLO 或自举刷新问题？

  3. 事件 设计或布局改进 是否建议缓解此问题？

    • 栅极电阻优化

    • 单独的导通/关断电阻器

    • 使用 RC 缓冲器或米勒钳位

    • PGND/AGND 处理

  4. 有任何问题 已知应用手册或 EVM 波形 是否显示了相似电流电平下的稳定栅极驱动行为？

它的格式

  • 随附原理图和波形捕获图以供参考。

  • 如有需要、可提供进一步的测量。

感谢您的支持。

此致、

  • 0
    TI__Guru**** 2813875 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好：

    您能尝试重新附加原理图和波形吗？ 我看不到帖子附带的任何内容。

    至于我最初的想法、在看到行为之前、您列出的所有潜在根本原因都可能影响行为。 我想了解您选择的 IDRIVE 栅极驱动电流设置。  

    此外、由于您提到 nFAULT 正在触发、因此它可能与保护相关。 如果自举电容器未在高电流条件下正确充电、则可能是 VDS 或 BST 欠压。

    再次、请重新附加补充材料、以便我可以检查波形和原理图。

    谢谢、

    Joseph

  • 0
    TI__Guru**** 2813875 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你（们）好

    请参阅随附的文件。

    nFAULT 运行预计由引起 GDF（栅极驱动故障） 。

    此外、如下文答复中所述、也有 不会发生 VDS、BST 或其他电源降至 UVLO 电平的情况 。

    谢谢

    e2e.ti.com/.../Gate.pptx

  • 0
    TI__Guru**** 2813875 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好：

    我的一种理论是、当您增加流经 MOSFET 的电流时、结温会升高、因此会导致 MOSFET 的 Rdson 轻微升高。  

    因此、由于 Rdson 值跳变、这可能会导致 VDS 过流保护提前跳闸。 您能否尝试提高 VDS 过流水平并看看问题是否仍然发生？

    谢谢、

    Joseph

  • 0
    TI__Guru**** 2813875 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你（们）好

    感谢您的建议。

    我们已经通过测试了此场景 增加 VDS 过流阈值 。
    。 VDS 过流电平升高至 0.4V 、对应于近似值 200A. 、以考虑由于结温升高而导致的 MOSFET RDS (ON) 的潜在增加。

    但是、即使 VDS 过流阈值设置为这一更高水平、我们仍然可以观察到 nFAULT 置位和栅极波形失真相同 CAN SIC 器件。
    这表明 nFAULT 事件是这样的 并非仅由 RDS (ON) 增加引起的过早 VDS 过流检测而触发 。

    基于这一结果、我们认为可能涉及另一种保护机制（或保护之间的交互）。
    您能否告知、接下来应该研究哪些其他保护功能（例如栅极驱动欠压，电荷泵行为，VGLS/VCP 相关保护或换向期间的瞬态情况）？

    谢谢

  • 0
    TI__Guru**** 2813875 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好：

    感谢您提高 VDS 阈值进行确认。 我们可以继续在其他地方寻找根本原因。

    我对实际 nFAULT 引脚在发生该行为期间的行为感兴趣。 我想看看故障是否正在重试、或者是否似乎被锁存。 如果您可提供包含 nFAULT（而非 CPH-CPL 信号）的波形、这会很有帮助。

    波形另一个有趣的方面是在 GHA 上看到的突降。 看起来您希望以大约 70%或 80%的占空比运行、但当 GHA 波形应为高电平时、它会持续下降。 我也想在这些骤降期间看到故障信号。

    谢谢、

    Joseph