[参考译文] DRV8350：电机相电流

感谢您的答复。  

我们使用 SQJQ510ER 的 MOSFET、工作电压为72V、最大相电流为400A (峰值)。

目前、当我们使用 DRV8350RH 进行调试时、以及使用高达~120A 的 Pahse 电流运行时、会导致栅极驱动器单元损坏。

 特别是我们发现 GL 和 SL 的引脚将具有较大的振荡并且延伸为+/-1V、这可能会导致栅极驱动器损坏。

您能否帮助检查这一可用于大电流应用的栅极驱动器单元、或者您是否有任何大电流设计示例？ 非常感谢。

您好！

正在使用的 IDRIVE 设置是什么？ 我刚检查一下正在使用的 MOSFET、Qgd 极低。 您提到在 GL 和 SL 上看到了振荡、但您是否同时在 GHx 和 SHx 上看到了任何振荡？ 由于 MOSFET 上的 Qgd 较低、所选的 IDRIVE 设置可能已导致该振铃严重到足以导致击穿事件。

我还应该说明的是、该器件使用72V 的工作电压也非常高、并且在达到绝对最大值之前不会留出很多空间

请提供：

GHx 至 SHx、SHx 至 GND、GLx 至 SLx 和 SLx 至 GND 的波形  

2.使用的是什么 IDRIVE 设置

此致、

Yara

2. IDRIVE 设置由 VL2 (18kΩ)配置、电流为100/VL2 200mA。

波形如下所示：

您好！

您在哪个点进行测量？ 放置在驱动器或 MOSFET 附近？

您能否尝试降低 IDRIVE 并将其设置为尽可能低的设置值、以查看这是否可以改善振铃情况？

此致、

Yara

您好！

GND 表示靠近栅极驱动器测量、PGND 表示 靠近 MOSFET 测量。

是的、我们也尝试设置 最低 Idrive 电流、但在使用高相电流运行时、仍会出现振铃、并损坏 DRV8350RH。

您是否有任何具有高相电流的应用或示例？

您好！

我认为所使用的 MOSFET 可能具有过低的 Qgd。

以下常见问题解答深入介绍了 MOSFET 的 Qgd 与应选择的 IDRIVE 设置之间的关系：

https://e2e.ti.com/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/796378/faq-selecting-the-best-idrive-setting-and-why-this-is-essential

根据我的计算、即使是最低的 IDRIVE 设置对于 MOSFET 也可能过高。

您是否曾使用不同的 MOSFET 进行过测试？

您是否能够分享原理图进行审阅？

此致、

Yara

您好！

我们没有使用不同的 MOSFET 进行测试。  

下面是 DRV8350RH 的原理图。 至于 Idrive 的设置、我们已经进行了调整。

您好！

我查看了原理图、看起来不错、但这里有一些注意事项：

1. BST 到 SW 的电容应为0.01uF 而不是2.2nF、原因何在？

2.是否有用于 SDO 的上拉电阻器？

此致、

Yara

您好！

BST 到 SW 电容应为0.01uF、这是错误的。

我们使用 DRV8350RH、SDO 没有引脚。

还有其他关于当前设计的建议吗？ 因为 GDU 容易因高电流而损坏。  

您好！

那么、之前是使用 2.2nF 或0.01uF 时捕获的波形吗？  

明天我会和我的团队开会讨论你的问题、然后我会提供最新情况。

此致、

Yara

您好！

实际上、我们没有使用这个直流/直流功能、因此移除了所有这些组件。

从我的电流测试中、我认为损坏主要是由 SL-GND 的振荡造成、图片下方的通道7是 SL-GND。  您可以帮助检查吗？ 谢谢。

您好！

我认为问题实际上是 MOSFET 的 Qgd、增加 Qgd 有助于但不能完全消除问题。 我认为应审查布局、因为布局会严重影响这种大功率系统的性能。  

此致、

Yara

您好！

您建议提高 Qgd 的价值是什么？

下图是损坏前的 SL-GND 波形。

您好！

最好至少让您的 Qgd 能够处理我们的 IDRIVE 设置的最小设置。

根据我对通过电子邮件处理信息的理解、三个 MOSFET 是并行使用的？ 这会略微发生变化、因为这确实会增加总 Qgd。

数据表中规定的 Qgd 为4nC、如果三个 MOSFET 并联、则总 Qgd 实际为12nC、如果是这种情况、则为12nC 在 Qgd 上额外增加3nC、将允许您使用数据表中的最低 IDRIVE 设置。

但是、考虑到这是高电流应用、这可能无法完全解决严重的振铃问题、并且改变此电流的方向可能会导致超出此器件绝对最大值的瞬变。

此致、

Yara

您好！

是的、  三个 MOSFET 并联使用。

实际上、使用 最低 IDRIVE 设置无法生成 PWM 波形、因此我们要设置 VL2 (18kΩ)、电流为100/PWM 200mA。

那么、您对振铃有什么建议吗？

您好！

目前的最佳做法是进行布局审查、以确保布局尽可能优于此高电流4应用。 我的理解是、布局可能已经通过电子邮件与 BLDC 团队中的其他人共享？

此致、

Yara

您好！

您可以帮助提供您的电子邮件地址吗？ 并可以使您保持在环路中。