[参考译文] MSP430、用于生成250nS 宽的脉冲、并且它们之间具有10uS 的脉冲。

是的、通常10ns 的时间跨度需要100MHz 的时钟、而任何 MSP430的运行速度都不会超过25MHz。

这可能是 TimerD 的应用、它出现在一些 F5系列中(例如 MSP430F5172)。 TimerD 具有一个高达256MHz 或4ns 分辨率的乘法器(PLL 时钟)。 您必须仔细阅读 F5系列用户指南(SLAU208Q)第19章、以确保它能够生成看起来较为复杂的波形。

我的问题是脉宽为250纳秒、脉冲间隔为250纳秒、10微秒或14微秒。

即、4MHz 的时钟应足以作为时基。

您好！

为了便于说明、使用4MHz MCLK 时、计时器/计数器模块只需2次即可创建250nS 脉冲。 模块是否足够准确、不会错过计数？

此外、是否没有与模块相关的开销？ 如果创建脉冲甚至有一个与指令周期开销相关的指令周期、它们将不再符合规范。

谢谢、此致、

艺术

我对它的看法略有不同：

"它从每250nS 宽的2个脉冲开始、间隔为250nS。 然后根据模式在10uS 或14uS 内保持低电平、然后再生成2个脉冲。"

始终有两个间隔为250ns 的250ns 脉冲、然后您在重复之前有10或14us 的延迟。 我认为这两个250ns 脉冲将是问题所在。

我同意、如果尝试使用 TIMER_A 或 TIMER_B 来生成脉冲、那么两个250ns 脉冲将会有问题。 通过查看用户指南、无法找到在每个定时器周期的比较输出上获取多个脉冲的方法。

USCI SPI 模式被描述为允许持续发送和接收操作

也许 SPI 模块可被配置为主控模式、其中 UCxSOMI 被用来根据写入 发送缓冲器 uC xTXBUF 的字节来生成脉冲流。 如果软件阻止 发送缓冲区变空、从而允许生成脉冲流。

当 SPI 时钟为4MHz 时、软件将有2微秒时间将下一个字节写入发送缓冲器。

除了生成脉冲之外、软件还需要执行多少工作？

例如、是否有其他中断需要处理、或者软件是否可以紧密循环以生成脉冲？

非常感谢大家！

我将指导客户使用此主题、以便他们能够更好地解释他们的用例。

谢谢、此致、

艺术

大家好、

我是"客户"、对生成该波形感兴趣。 波形如下所示。 脉冲宽度为250nS、AZ 脉冲下降沿之间为10uS 或14uS。 EL 脉冲下降沿始终相隔12uS。 对于 AZ 和 EL、每对脉冲均由~66uS 隔开。 每组8个脉冲涵盖~2ms。   

我想象中使用 MSP430计时器/计数器模块来生成这些脉冲。 但是、由于 MCLK 仅为24MHz、我不确定我是否会从模块中获得足够的精度来创建该波形。 显然、我无法使用 GPIO 来实现这一点、因为指令周期时间太长(我认为...)。

评论？

Thx、

Todd   

您能否提供一个指向波形图片来源的文档的链接？

这是为了提供有关创建波形所需的时序精度的更多信息。

不、很抱歉、我无法共享该文档。 但是、我可以评论脉冲的精度。 宽度必须小于300nS。 上升时间必须小于75nS、下降时间必须小于150nS。