请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LM5122 工具/软件：
尊敬的团队：
不久前、我在另一篇文章中询问过冲电压过于接近 NMOS 电压、Niklas 建议我使用 RC 缓冲器是保护 NMOS 的更安全选择。
我按照 TI 的七步教程设计了一种缓冲器(430mR + 15nF)、虽然它可以将过冲降低很大一部分、但会产生大量热量、在待机模式下消耗大量电流、这对我的设计来说是不可行的。 但奇怪的是、虽然许多教程(以及 slva255、但缓冲器位于低 FET 上、用于非同步升压设计)建议在高侧 FET 上添加电容应降低振铃频率、而在我的设计中、增加电容而不是增加振铃频率(从68.97MHz 到72.46MHz、330pF)、但 这种情况如何发生？ 缓冲器放置遵循数据表的图40、但我将使用2个并联的高侧 FET。
