This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS1HTC30EVM:TPS1HTC30EVM 上的 TPS1HTC30-Q1 -需要最低负载?

Guru**** 2386600 points
Other Parts Discussed in Thread: TPS1HTC30-Q1, TPS1HTC30EVM
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1502333/tps1htc30evm-tps1htc30-q1-on-tps1htc30evm---minimum-load-required

器件型号:TPS1HTC30EVM
主题中讨论的其他器件:TPS1HTC30-Q1

工具/软件:

尊敬的先生/女士:

我在 TPS1HTC30EVM 电路板上评估 TPS1HTC30-Q1器件、发现了非常奇怪的行为。  J3是 EN 引脚可连接至3.3V 或 GND 的3引脚接头。  我在此 EVM 上启用了3.3V LDO、我已经确认得到的是3.3V 电压。  当 I 将 EN 跳线连接到 GND 时、应该关闭高侧开关。  如果输出端没有负载、无论 EN 引脚连接如何、J11上的输入电压都会显示在 J13上。  如果我放置一个小负载(14V 上的10k、消耗1.4mA)、则 EN 引脚会切换输出、但只会低至1.04V。  当禁用高侧开关时、我们的应用要求输出为(或非常接近) 0V。  我在数据表中没有看到最低负载要求。  您能详细说明一下、以便我能够以足够的生产裕度设计该器件吗?  我可以在输出端放置一个标称负载、以确保输出确实保持在0V、但我想知道 IC 中发生了什么、并确保上面的负载能够保证输出将为0V。   

此外、我们还在48V 系统中使用该系统。  我知道  TPS1HTC30-Q1可达到60V、但 TPS1HTC30EVM 规定最大电压为48V。   TPS1HTC30EVM 的电压上限为48V 的限制是什么?

谢谢、此致、

Kent   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kent:

    EVM 叠加层仅规定了使用的标称条件。 我假设 DIAG_EN 在您的设置中为高电平;如果并非如此、请纠正我。  如果 DIAG_EN 为高电平且器件已通电、则在 EN 关断时、输出电压应接近输入电压、 以应对开路负载情况、因为 VOUT 与 VS 之间存在内部上拉电阻。有关该机制的更多信息、请参阅下面的和数据表中的第8.3.5.2节开路负载检测。  

    对于1.04V 班次-这可能是由于诊断泄漏造成的。 如果您关断 DIAG_EN 和 EN、则应该在输出端看到0V。 您能否确认这一点、并且没有由于所使用的测量设备而产生的一般偏移?  

    从技术上讲、没有最低负载要求、但与非常小的负载电流相比、在较高负载电流下的精度更高。  

    此致、

    Rishika Patel  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    很棒、Rishika!   

    就是这样。  DIAG_EN 在我的设置中为高电平、一旦我将其切换为低电平、输出电压变为0V。  感谢您指出上拉电阻。

    谢谢、此致、

    Kent