• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 136 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS4811-Q1：在 SRC/PU 和 PD 之间添加了电阻器

admin
Guru**** 2478765 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1507972/tps4811-q1-resistors-added-between-pd-pu-to-src

器件型号：TPS4811-Q1

工具/软件：

尊敬的团队：

我的客户使用 TPS48110-Q1、并在 PD 和 PU 引脚(与 PU 连接的 PD)和 SRC 引脚之间添加了一个100k Ω 电阻器、该电阻用于在关断时消耗外部 MOS Cgs 上的左侧电压。 在其他应用中广泛添加了栅极和源极之间的电阻器。 但是、使用该电阻时、当 TPS48110-Q1将导通 MOS 时、外部 MOS 将在导通和关断之间切换。 因此、客户想问：

1.是否建议在 TPS48110-Q1的 PD 和 PU 与 SRC 引脚之间添加一个电阻器？

2.如果可以添加电阻器,该电阻器是否有任何推荐值?

BR、

制造商

  • 0
    TI__Guru**** 2478765 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Manu：

    您可以在 SRC 到 GATE 之间添加一个电阻器、这有助于在关断 FET 时使栅极电容放电、并在您担心振铃问题时帮助保持 FET 关断。   

    则需要相对较强的电阻。 我见过客户使用20k Ω 电阻器。

    尽管如此、请务必使用在线 SOA 计算器来帮助您选择 FET、并考虑首先使元件 DNP 在您认为需要之前。 通常、器件栅极驱动器具有非常强的下拉电流、并且行为应该非常快、因此我预计不需要在 SRC 和栅极之间添加额外的电阻器。  

    谢谢、  

    Sarah

  • 0
    TI__Guru**** 2478765 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Sarah：

    感谢您的反馈。 但是、当我的客户添加一个电阻器(如下面的原理图所示)时、当导通 MOS 时、Vgs 和 Vds 波形如下面的波形所示、保持导通和关断状态。 您可以帮助检查和说明这种开关的打开和关闭是否由 PD 和 SRC 之间的这个100k Ω 电阻器引起？ 或者您从原理图和波形中给出任何其他可能的解释？ 如果是、是否是因为该路径 PD 在开启时拉低了 VCC/PU 电压？

    BR、

    制造商

  • 0
    TI__Guru**** 2478765 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Manu：  

    我怀疑100k Ω 电阻器会导致栅极上出现负载、我将在内部讨论此问题、但请同时尝试更小的值(20k Ω)或保持未组装状态。 正如我说过的、不需要使用这个电阻器和二极管组合。  

    谢谢您、  

    Sarah  

  • 0
    TI__Guru**** 2478765 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Sarah：

    感谢您的回复、当未填充此错误切换消失时。 客户只想对这种情况有一个合理的解释。 请帮助检查并告诉我您的想法。

    此外、为什么使用较小的电阻器可以工作？ 在我看来、较小的电阻器是否会导致较高的下拉电流、并可能更快地下拉栅极电压？ 您还能帮助解释一下吗？

    BR、

    制造商

  • 0
    TI__Guru**** 2478765 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Manu：  

    虽然该电阻器有助于耗散栅极电容、但也可用作 FET 栅极到 SRC 的下拉电阻器、但在导通器件时、由于栅极电容在充电、这会导致压降。 较小的值会降低这种影响。   

    本质上、您会减慢栅极电压的上升速度、还可以防止栅极获得足够的电压来保持导通状态。

    谢谢、  

    Sarah

  • 0
    TI__Guru**** 2478765 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Manu：   

    我还想补充一点、我对栅源电阻值也进行了一些阐释。 您实际上应该将此值增大至~200k Ω、而不是像我之前建议的那样减小。  

    最终、您根本不需要电荷泵、但如果您确实实现了电荷泵、那么我们可能会在您尝试打开器件时认为电荷泵可能会崩溃。 您可以/应该通过获取 BST-SRC 电压波形来验证这一点。  

    如果您可以考虑100k Ω 电阻器和12V VBATT、该电阻器两端的电流消耗将为 V/R = 12V/100k Ω= 120uA。 这对于电荷泵来说可能太大。 如果将该值增加到200k Ω、可以将电荷泵上的总负载降低至12V/200k Ω= 60uA。  

    如果您仍需要使用、请尝试这样做。  

    谢谢、  

    Sarah