工具/软件：
您好、团队、
在使用 UCC5350MCD_TRANS-PSpiceFiles 文件后、我们希望评估 UCC5350MCDR 器件时序、以便在100pf 负载下重现数据表中的性能(例如 TR 10ns、tPLH = 65ns~100ns)。 如果有效、我们将添加自定义电路以获得实际结果。 但 PSpice 仿真结果似乎不同,您能帮助检查我们如何在这里获得目标结果吗?
我们现在设置:
结果： tPLH 输出为260ns
tr 为9.25ns 正确。
您好 Sean、
我正在使用 TI.com 下载的 sllm368a.zip 文件。
我 按如下所示删除输出电路、并按数据表中所述的方式删除 tp_lh 传播延迟目标。
是的、我测量了0.5 * Vin +至10%* Vout、因此我们可以在此处看到一致性详细信息：
您好 Allen、
这很奇怪。 不幸的是,我不是这个模型的作者。 但是、我发现、如果您使用的是10ns tr 和 tf、t_PLH 会恢复到60ns：
典型值应该为55ns、但至少该结果处于 UC5350-Q1数据表容差范围内：
希望这个结果能够说服他们使用 EVM 来测试器件。
此致、
Sean
您好 Sean、
在这里检查的 Tks、
T_PLH 现在正确、TR 变为700ps 电平、与12ns (典型值)规格相差甚远。 似乎仍然有一个错误。 感谢您进一步检查。
您好 Sean、
如果 数据表的仿真文件不完全正确、 因此客户在此处进行的某些测试可能无法正常工作。
换言之、您能帮助提供 TPLH 与 负载电容间的关系曲线吗？
(为什么：数据表显示 CLOAD = 1nF /100pf、但客户系统可能具有如下所示的不同设置、因此客户想要知道实际 TPLH 参数的曲线。)
以下是客户 SCH：
您好 Allen、
以下是所有驱动330nF 大负载的 UC53X0器件的测量值。 可以看到、所有这些器件的 TPLH 标称值仍然为55ns。
上升时间由330nF 加载、因此根据 TPLH 的计算方式、可能需要考虑峰值输出电流和负载。 但是、无论负载条件如何、上升时间的启动仍会延迟相同的55ns。 tpHL 也是如此、即54ns 至55ns。
此致、
Sean
