This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ISO5852S:不同的内部上拉和下拉 MOS 问题

Guru**** 2329030 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1526424/iso5852s-different-internal-pull-up-and-pull-down-mos-questions

零件号:ISO5852S

工具/软件:

尊敬的团队:

客户使用 ISO5852 时、他对内部方框图有以下问题、您能在此处提供专业的解释吗? 提前感谢。

  1. 当逻辑 H 时、Q2 导通、Q1 的作用是什么? 何时打开?
  2. 正常逻辑 L 时 Q3 导通、而过流软关断时 Q4 导通。  Q3 和 Q4 之间的驱动电路差异或驱动电路差异是什么?

BRS、

Francis

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Francis:

    Q1 和 Q2 构成了上拉网络。 NMOS 快速将栅极充电至阈值电压、而 PMOS 提供更高的电阻来控制 FET 的导通栅极驱动电流。

    2. Q3 是正常的强关断。 Q4 仅在检测到 DESAT 时激活。 在这种情况下、Q3 被禁用、而 Q4 对 IGBT 或 FET 的栅极应用软 400mA 关断。

    此致、

    Sean