[参考译文] BQ25120A：SYS OUT 增加至 VBAT 阈值

您好、

您能分享背景原理图吗？

此致、

Juan Ospina.

这是原理图！

问题似乎是当我启用 VDD_3V3_EN、因为它之前是 1.8V、但在此引脚变为高电平之后、SYS 输出和 LDO 输出似乎会漂移并跟随 VBAT

您好、Chris、

感谢您分享原理图。  我有一些注意事项、但它们不一定是观察到的行为的原因：

- IN 引脚应具有至少 1 μ F 的电容

关于您提到的行为、启用 VDD_3V3_EN 应该只会打开 LS_LDO 电源轨。 此时的 VBAT 电压是多少？

当 VDD_3V3_EN 信号被置位时、您能否捕获 SW 节点和 SYS 的波形？

此致、

Juan Ospina.

大家好、我想我现在已经解决了、主要问题似乎是 VDD_3V3_EN  和写入 LDO 寄存器的时间。 我不确定为什么它之前不起作用、因为我想我在之前的附件中写入了相同的寄存器值、但肯定做了一些错误的事情。 但是我还有一个问题、当 LDO 导通时、系统输出电压似乎有所变化。 它应该是 1.8V、但当 LDO 导通 (3.3V) 时它是 2.13、它不会影响电路、因为它仅为 MCU 供电、稳定的 3.3V 是最重要的。  

您好、Chris、

我不确定为什么它可能导致电压上升。 电压是保持高电平、还是在一段时间后稳定回 1.8V、那么当负载较大或负载较小时、时序是否会发生变化？

此外、当 LDO 启用时、它是在 LDO 模式还是负载开关模式下运行？ 我们可以看到、启用的负载开关会导致从 VINLS（通常连接到 PMID）到 VLSLDO 的电流快速浪涌、这会导致 PMID 电压非常快地下降、并对 SYS 输出产生影响。 可以通过增加 VINLS 电容、增加 PMID 电容以及在 LDO 模式（而不是负载开关模式）下使用 LSLDO 来减少这种骤降。 如果您可以在执行此操作时捕获 SYS、PMID 和 LDO、我们可以更好地确定这是否是导致该行为的原因。

此致、

Juan Ospina.

大家好、它会在 LDO 导通后保持 2.1 不变。 以下是 SYS、PMID 和 LDO 的图。 如果您不清楚或需要更多测量、请告诉我！

您好、Chris、

是否有办法将 SYS 波形与 SW 波形并联？ 如果转换器仍在开关、我正在尝试确定 SYS 上是否存在 2.17V。

除非有 I2C 事务来重新配置 SYS_VOUT 字段、否则看起来 SYS 电源轨在外部过载。 从 LDO 到 SYS 电源轨是否有任何替代电流路径？

此致、

Juan Ospina.