This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LP5024:I2C 上升和下降时间规格

Guru**** 2439600 points
Other Parts Discussed in Thread: LP5024

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1537046/lp5024-i2c-rise-and-fall-time-specification

器件型号:LP5024

工具/软件:

大家好、

以下是有关 LP5024 的 I2C 时序规格的几个问题:

  • SDA 和 SCL 的上升和下降时间规格是否以 I2C 规范中的 30%/70%电压电平为基准、或者以不同的电压电平(20%/80%、10%/90%等)为基准?
  • 对于下降时间小于 15ns 是否存在任何问题?  I2C 总线上的主机具有相对强大的驱动器、可产生快速边沿速率

谢谢、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的先生:

    我们的专家 Felix 将在这些日子里回复您。 谢谢!

    BRS

    卢西亚

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Chris、

    请在下面找到答案。

    • 它应指电压电平的 10%/90%
    • 从 LP5024 侧开始、快速下降时间不会引发问题。

    此致、

    Felix