[参考译文] TPS1HTC30-Q1：未连接负载时出现奇怪的器件行为

嗨、Leo、

对于关断状态开路负载检测 — 故障变为低电平，SNS 引脚将读取 VSNSFH、因此~3.3V 在此处有意义。 您能否请完全关闭 TPS1HTC30-Q1 器件或将其移除并测量输入/输出引脚电压、以查看系统中是否有其他器件导致失调电压？ 轻微的电压偏移也可能是由于诊断泄漏造成的。 如果您关断 DIAG_EN 和 EN、则应该在输出端看到 0V。 您能否确认这一点、并且没有由于所使用的测量设备而产生的一般偏移？ 您是否有我们可以查看的波形？

此外、我们 通常建议 FAULT 上拉电阻器为 10k。

此致、

Rishika Patel  

尊敬的 Rishika：

感谢您的答复。  我同意、由于开路负载检测、预计 VOUT 处的电压为非零、DIAG_EN 为高电平、但根据方框图、该电压绝不应高于 VS 电压。  我的电路中没有其他东西会接触该输出网络、并且在我的设计中也没有高于 VS 的电压、这强烈表明 IC 行为异常、很可能与栅极驱动器的电荷泵有关。

我需要返修 PCB 并提起引脚以禁用 DIAG_EN、因此我尚未尝试过、但它已在我的列表中。

我今天做了额外的测试、在输出端连接不同的电阻、以了解行为的变化位置。  相关值如下所示。  电流消耗是针对整个电路板的、因此只有该值的变化是相关的。  在以下所有情况下、VS 电压均为 27.98V。

但是、使用 820k 电阻器时、当我一次触摸两根引线时、通过手降低电阻、加热停止、电流消耗由 7mA 降低、并且即使在我释放端子后也保持这种状态。  SNS 或 nFAULT 没有变化。  当我断开电阻器连接时、加热器又回到了故障状态。

看起来这里可能会有两个单独的问题。  SNS 上的高电压与电流消耗的增加和 IC 发热、或与 nFAULT 的状态直接相关。

我在不同负载条件下在 VS 和 VOUT 启动期间捕获了电压。  绿色迹线为 VS、蓝色迹线为 VOUT。

有 22Ω 负载：

100k 负载：

空载时：

鉴于 DIAG_EN 为高电平、并且开启内部上拉电阻以进行开路检测、前两个波形看起来符合预期。  在空载波形中、导通期间明显发生一些奇数、电压最终稳定在 VS +~340mV 值并保持稳定。  不过、无论发生什么情况并不纯粹与启动条件有关、因为只需改变连接的负载就能产生故障和正常行为、我没有在前一表中的两次测量之间关闭电源。

我可以通过为每个通道添加 100k 的负载输出并联来解决该问题、尽管我失去了开路检测功能、这目前是可以的、但仍然肯定想得到底部。

谢谢、
-- Leo

嗨、Leo、

很抱歉耽误时间、明天我会跟进此事。

此致、

Rishika Patel  

尊敬的 Rishika：

今天上午、我使用电路板上的 MCU 将 EN 引脚切换到 IC 进行了一些额外测试。  下面是我发现的:

未连接负载时的初始测试：  

• 像以前一样为电路板上电、VS = 27.981V。  VOUT = 28.301V、与之前相同。  使用热像仪观察到 IC 发热。  DIAG_EN 仍然连接高电平（需要返修才能更改）。  与以前一样、VSNS = 3.463 也是如此。
• 设置 EN = 1。  VOUT = 27.981 V（按预期 — FET 导通）。  流入 PCB 的电流会因 7mA 而下降、IC 不再发热。  VSNS = 0mV。
• 设置 EN = 0。  VOUT = 27.815 V（与以前不同）。  电流消耗会因 7mA 而增加、而 IC 再次升温。  再次显示 VSNS = 3.463 V。
• 重复了几次循环、行为保持不变。

无论此处发生什么、即使在未连接负载的情况下启用该器件、至少会阻止 VOUT 在再次收到关断命令时高于 VS、但 IC 发热和 VSNS 上存在过高的电压问题仍然存在。

在下一项测试中、我在输出端连接了一个 120k 电阻器。

• 为电路板加电、VOUT = 12.688V（由于 DIAG_EN 导通，因此大致处于预期状态）、未观察到 IC 发热、VSNS = 0mV。
• 设置 EN = 1。  VOUT = 27.981V（按预期）、无 IC 发热、VSNS = 0mV。
• 设置 EN = 0。  VOUT =再次为 12.688V、无发热、VSNS = 0mV。

这些测试确认至少电源开关功能可以正常工作、但未连接负载时的故障行为会如前所述继续。

谢谢、
-- Leo

嗨、Leo、

是的、您可以更正输入电压电势应高于输出电压电势。 在本例中、由于情况相反、反向电流可能会导致器件发热。  

即使 EN 为低电平且连接了高阻抗负载、输出端仍然存在较大的电压（第二个波形和最后一个测试）。  

您能否移除器件并测量输入/输出节点处的电压？ 电路板的寄生效应可能会导致这种电压偏移。 您是否 尝试  在我们的 EVM 上重现此问题？  

您能提供原理图吗？  

此致、

Rishika Patel  

尊敬的 Rishika：

我将移除其中一个 IC 并进行一些测量、以查看是否有任何寄生效应、但几天内无法实现。  我会在有更多信息时跟进、可能是下周初。

我没有尝试重现 EVM 的问题、但我已将原理图和布局与该参考设计进行了仔细比较、没有发现任何明显的差异。  删除 IC 后执行后续操作时、我会分享一个原理图。

谢谢您、
-- Leo

嗨、Leo、

谢谢、我将等待您的答复。

此致、

Rishika Patel  

尊敬的 Rishika：

我在重新设计电路板后、今天进行了一些额外的测试。

在一个通道上、我断开了 DIAG_EN 引脚、该引脚直接连接到电路板上的+3.3V。  在该引脚悬空的情况下、IC 不再发热、输出电压为 0V

在第二个通道上、我移除了输出网络上的环流二极管和 TVS。  这没有改变任何行为、输出仍为 28.315V

在第三个通道上、我完全移除了 TPS1HTC30-Q1 IC、但保留了 TVS 和环流二极管。  测得的输出为 0V

对我来说、这强烈表明 IC 本身有故障、而不是周围的 PCB。  您能否请致电该器件的硅团队成员、看看他们是否有任何想法？

请参阅下面的原理图的相关部分。

谢谢您、
-- Leo

嗨、Leo、

原理图看起来没有问题。  

我们已经在 EVM 上测试过、没有发现任何问题。 如果该器件关断、 除了在启用诊断时通过上拉电阻器从 VS 到 VOUT 没有路径可用于开路负载检测。 电阻器将输出拉至与 VS 大致相同的电压（由于电阻器而略有下降）。 输出电压不应高于电源电压。  

您可以在 EVM 上进行测试吗？

此致、

Rishika Patel  

尊敬的 Rishika：

感谢您确认我的原理图看起来正常以及尝试重现问题。

无论导致我的电路板上这些器件的当前状态如何、在这种设计或其他设计中继续使用此器件是非常令人担忧的、尤其是因为我们还没有线索来了解实际发生的情况。  从较高层次思考原因：  

• 我的电路实现可能导致这个问题、但您已经确认原理图看起来正常、我遵循了数据表中的布局建议、并且完全在指定的元件额定值范围内。
• 这可能是很多 IC、但这也会非常令人担忧、因为这是一个符合 AEC 标准的元件。  
• 这可能是组装过程中的问题、尽管这些电路板是专业组装的、我们没有遇到设计中其他电路的问题或任何 ESD 损坏迹象等、因此我认为这是不可能的。

您是否愿意向我发送一个 EVM 和几个备用 IC 来继续测试？

谢谢您、
-- Leo

嗨、Leo、

请通过 r-anam1@ti.com 联系产品营销经理 以查询样品。

此致、

Rishika Patel  

尊敬的 Rishika：

谢谢您、我将介绍一些样片。  同时、如果您能从该器件背后的硅团队获得任何意见、我将不胜感激。

-- Leo

尊敬的 Rishika：

我现在有了 TPS1HTC30-Q1 EVM、然后我重现了问题。

我的测试设置如下：

• VOUT 上未连接负载
• 使用 EVM 上的跳线设置 R_ILIM = 24.9K、与我的设计相同。
• 调整了 EVM 上的 POT 以将 R_SNS 设置为 768R、与我的设计相同。
• 设置 EN = 0
• 设置 DIAG_EN = 1
• 设置 LATCH = 0
• 将 EVM 上的 VIN/GND 连接到我的电源、测得的输入为 27.994V
• 在 28.351V 下测量的 VOUT 至 GND

和以前一样、如果我设置 DIAG_EN = 0、则电压会降至接近 0（测量值为 78mV）。  如果 I SET EN = 1、则无论 DIAG_EN 状态如何、内部 FET 都会导通、并且在输出端看到 27.994V。  我也尝试移除 R_SNS 和 FAULT 的跳线、这不会影响行为。

这是我使用全新 EVM 进行的第一次测试、除了跳线设置外、未对电路板进行修改。

您使用 EVM 进行测试时、运行电压是 28V 吗？

谢谢您、
-- Leo

嗨、Leo、

我将按照 VS = 28V 时的步骤来看看是否能够重现问题。 我以前没有见过这件事,但我会再试一次,然后再回到你身边。

谢谢、

Rishika Patel  

尊敬的 Rishika：

快速跟进，我还观察到较低电压下的问题 — 12.0V 输入产生 12.365V 输出。

谢谢、
-- Leo

尊敬的 Rishika：

再次关注此问题、您或您的团队是否有任何见解？

谢谢、
-- Leo

嗨、Leo、

所以,对不起延迟的答复,我是不在办公室上周。  

很抱歉、这次我看到了与您类似的东西。 在 EVM 上开路负载期间、我测得了输入和输出引脚上的电压、输出比输入高~0.3V。  导致发热 的原因可能是 VS  下降到内部开路负载上拉电阻上、这是器件的故障情况。  这似乎不是问题、因为  0.3V 应小于 FET 体二极管的 VF、因此从技术上讲、它不会进行反向导通。

我正在与设计和系统团队跟进、因此我将在获得更多信息后进行更新。

谢谢、

Rishika Patel  

嗨、Leo、

很抱歉耽误你的时间。 我能够与设计团队讨论这一点。 我们看到的原因是电荷泵和 VOUT 电源轨之间存在一些电路、由于 DIAG_EN 为高电平、因此启用该电路。 因此、有一些 Iq 被转储在 输出引脚上。 一些块的拉 电流大于灌电流、这就是输出电压电势略高于输入的原因。 同样、这应该不会成为器件正常运行的问题。

很抱歉您的困惑、我希望这有助于您更清楚地了解观察结果。 感谢您的耐心！

此致、

Rishika Patel  

尊敬的 Rishika：

感谢您提供更多信息。  在我的设计中、该元件的问题在于空载条件下输出电压略小、尽管这是一个有趣的现象。  我的问题是在这种情况下 IC 的功耗。  根据我的测量结果、在这种情况下、IC 会额外消耗一个~Ω 7mA、或者额外消耗近 200mW 的功率（对于 28V 电源）。  尤其是当设计中有多个通道时、增益会很快。

如果这是器件的已知问题或限制、实际上需要将其记录在数据表中。  查看电气特性表、未指定 V_EN = LO 和 V_DIAG_EN = HI 状态下的静态电流、这时我们会看到故障行为。  当 V_EN = HI 时给出的静态电流规格表明存在 100uA 至 400uA 的差异、具体取决于 V_DIAG_EN 是 LO 还是 HI、考虑到该功能的实现方式、这似乎是完全合理的。  功能方框图也没有说明关断状态开路负载检测涉及除简单的上拉电阻器和晶体管开关之外的任何其他内容。  尽管关断状态开路负载检测是产品说明中的一项关键特性、但您是否认为它不是器件的正常工作模式？

如果数据表中提到了这种现象、我本来会提供一种在设计中切换 DIAG_EN 的方法、甚至是单独按通道切换、因为有些器件是作为备用器件、或者完全选择了不同的器件。  提供的规格表明、始终启用 DIAG_EN 仅存在几百 uA 的差异、因此将该值提高 20-70 倍似乎是一个相当大的遗漏。

谢谢、
-- Leo

嗨、Leo、

开路负载故障报告是诊断功能的一部分。  关断状态开路负载条件是一种故障状态、会在 SNS 和 FAULT 引脚上报告。 在导通状态下、用户必须观察是否存在开路负载情况、并且不会报告该情况。

当 EN 关闭时、在 VS 到 VOUT 路径上测量漏电流；由于内部逻辑控制路径、会存在一些漏电流。 当该由 DIAG_EN 控制的开关导通时、会引起诊断漏电流。  这种泄漏是已知的、非故障行为、因为它不 会影响器件功能或导致其他问题。  

当~为低电平时、我测量了接地引脚上的电流、最大电流 I SAW 为 1 μ A 2mA。 当~为高电平时、我看到 Δ V 1mA。  

谢谢、

Rishika Patel