工具/软件：
尊敬的 TI：
我想问一下、当 MCU 与栅极驱动器之间的距离相对较远~30cm 时、如何提高抗噪性能？
专门用于功率相对较高的设计（30kW 光伏逆变器）
我已经了解到、栅极驱动器的双输入（例如由 UCC5350M 使用）不是真正的差分信号、因此不建议将 PWM 差分信号直接使用到输入引脚。
相反、我读到应该在 MCU 附近使用差分驱动器和 GD 附近使用差分驱动器。
问题包括：
1.在为 PWM 建议使用差分信号而不是简单的单端信号时、是否有任何经验法则？
2.对于单通道驱动器和接收器 IC 有什么建议?
3、除了良好的布局+ MCU 与栅极驱动器之间的接地覆铜和简单的 RC（（C 紧邻栅极驱动器 IC 上的 IN+引脚）之外、您如何建议改善抗噪性能？
谢谢
Arief,
尊敬的 Arief：
您可以肯定、UCC5350 并非设计为真差分输入。 它是两个单端输入、仅在 4 种可能的输入逻辑组合中的一种情况下、输出为高电平。 不过、差分信号的主要优势是、在给定电压范围内、例如、低电平= 0V、高电平= 5V 与低电平=–5V、高电平= 5V、单端信号的强度是它产生的信号强度的两倍。 对于我们的 UCC5350 输入、仍具有这种 SNR 优势。
需要解决两个主要因素。
1.一个是从 IN+和 IN-引脚输出的输入布线的阻抗与频率之间的关系。
a.如果阻抗较高、小的电荷注入会导致大的电压噪声尖峰。 您可以通过在 IN+和 IN-处添加一个 1nF 电容器来轻松减小布线的高频阻抗。
b.避免在 GPIO 引脚和 IN+、IN-引脚之间添加电阻器以进行滤波、因为这会增加低频阻抗。 仅当使用高频时才需要串联电阻、并且由于散热原因、GPIO 引脚无法驱动 1nF 负载。
C.较粗的布线还有助于减小电感并增加电容、附近的接地平面也会增加。
2.两个是从低和高稳态输入信号电平到输入阈值的裕度。
A.输入具有迟滞、有助于增加噪声容限。
b. 另一项改进是将输入驱动电压从 3.3V 增加到 5V、甚至是 12V。 这将使噪声电压尖峰更难达到阈值。
差分输入信号有助于使驱动电压加倍。 此外、当差分输入为低电平时（如果 IN+为低电平而 IN-为高电平）、共模噪声不再可能产生单端高电平输入信号。 其中一个输入将始终处于正确状态、从而产生低电平输出。
总体而言、我更喜欢长输入布线的是简化设计、并使用单端逻辑、使用缓冲器（低侧栅极驱动器）将微控制器的 3.3V 信号转换为 12V 至 15V 信号来驱动 IN+、并在 IN+旁添加 1nF 电容器。 使用差分输入时、由于输入不对称、我遇到了逻辑干扰问题。 这是我试图避免的主要问题。
此致、
Sean
尊敬的 Areif：
尽管您仍可以将隔离式栅极驱动器设计为靠近 FET、但这听起来不错。 下面是一个布局示例：
此致、
Sean
