工具/软件:
您好的团队、
在以下情况下、部件发生故障的可能性有多大?
我认为不会有问题,因为绝对最大额定值被覆盖,但我想确认这一点,因为破坏已经发生,没有已知的原因。
1:如果 VDD 电压降至低于建议的工作电压(8V 或更低)、那么在 HI 和 LI 引脚输入 5V 驱动信号时是否存在任何问题?
2:关于第一个问题,如果压降是极端的,在短时间内(几十到几百 us ), VDD 和 VSS 之间的电压变得小于 HI 和 LI 引脚输入电压,这会影响 IC 吗?
此致、
Ryu。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具/软件:
您好的团队、
在以下情况下、部件发生故障的可能性有多大?
我认为不会有问题,因为绝对最大额定值被覆盖,但我想确认这一点,因为破坏已经发生,没有已知的原因。
1:如果 VDD 电压降至低于建议的工作电压(8V 或更低)、那么在 HI 和 LI 引脚输入 5V 驱动信号时是否存在任何问题?
2:关于第一个问题,如果压降是极端的,在短时间内(几十到几百 us ), VDD 和 VSS 之间的电压变得小于 HI 和 LI 引脚输入电压,这会影响 IC 吗?
此致、
Ryu。
您好、Ryu、
到底什么是中断/失败? 发生这种情况时、所有引脚上的条件是什么;您是否有任何原理图或波形? 您是否进行了 ABA 交换?
此致、
Suzuko Devine
嘿、Ryu、
要在此处阐明铃子的一些回答、请参阅以下内容:
1.如前所述、如果 VDD 降至 UVLO 阈值 (8V) 以下、则无论输入如何、器件都会将输出拉至低电平。 输入电压额定值与 VDD 电压无关、因此 HI/LI 振幅大于 VDD 不会造成损坏。
2.对于这些驱动器、我们的周期会更长、因为它们以 40ns 的最小脉冲宽度实现 ns 级运行。 因此、如果 VDD 在这段时间内下降至低电平、会发生 UVLO、但由于 HI/LI 高于 VDD、不会造成损坏。
请根据 PCB 和工作台上的 IC 测量损坏的 IC 和相对于 VSS 的良好 IC 引脚阻抗。
谢谢您、
William Moore