工具/软件:
尊敬的支持团队:
我对 7.3.8 向下模式下的这句话有疑问:
「这样、PMOS 两端的压降增加至足以调节输出电压的程度」μ V

我假设 PMOS-FET 上增加的压降将暂时降低 VOUT。
这是否意味着需要升压?
此致、
DICE-K
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具/软件:
尊敬的支持团队:
我对 7.3.8 向下模式下的这句话有疑问:
「这样、PMOS 两端的压降增加至足以调节输出电压的程度」μ V

我假设 PMOS-FET 上增加的压降将暂时降低 VOUT。
这是否意味着需要升压?
此致、
DICE-K
尊敬的 Dice-K:
纹波表示输出电压纹波。 请参阅此图以比较降压模式和升压之间的差异。 
另请参阅 基于 TPS61299 的超低电压 (150mV) 启动设计应用手册 、了解有关降压模式和升压的详细信息。 与 LDO 略有区分。