请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：BQ25302工具/软件：
大家好：
我们正在考虑使用带 VSYS 功能的 BQ25302（通过 Q4、如 9.2.2 中的图 9-6 所示）。 
我有一些疑问：Q4 是一个 PMOS。
假设电池充满电 (4.2V)、当未提供 VBUS 时、Q4 漏极= 4.2V。 Q4-Source = 3.7V（由于 Q2 体二极管上的压降）。
但是、我可以假设 Q4-Source @ 3.7V 是由 Q4 体二极管引起的。
Q4 如何完全闭合（饱和区）以在 VSYS 下提供完整的 VBAT？ 似乎没有正确的条件来完全关闭第 4 季度的校正。 我错了吗？
此致
