请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS65150工具/软件：
如前面在“TPS65150：故障延迟功能问题“...it 标题下的回答所述、这里指出了在 FDLY 延迟结束之前需要使输出轨保持稳定、否则芯片可能无法正常工作。 
但是、为了使任何输出保持稳定、AVDD 需要运行并能够运行、需要启动开关。
只有在通过 FDLY 延迟后才会发生该切换。 与监控输出稳定性相同。
这是为了使输入电压在延迟通过之前（而不是输出）保持稳定、但数据表中采用了相同的措辞、会带来比任何东西都更多的困惑。
其他讨论指出、内部有一个设定的延迟值、以便不会通过我们放置在该引脚上的电容器设置的 FDLY 延迟 (3) 来实现。
数据表似乎没有说明这种延迟。
至少数据表中有一个电容器 (100nF) 的建议设定值。 但是,在电容值过高和危险（危险“ ISH “,因为它只会阻止芯片运行）方面没有什么细节?
该值是否应高于或低于 DLY1 和 DLY2 的组合设置值、或者无关紧要？ 请注意、我知道这两者会造成一点延迟、以便 VGL 和 VGH 达到稳定性...我猜这两者是在 FDLY 结束后开始的吗？
但合并后的值是否必须低于之前规定的内部延迟、以避免芯片无法启动？
我指出的原因... 在我们这边、我们有一个使用此芯片的系统、此芯片的输入为 3.3V、以获得 AVDD 至 11V、VGL 至–10 和 VGH 至 20V 的电压、从而使屏幕正常工作。
我们已经将 FDLY 设置为 100nF、DLY1 和 DLY2 分别设置为 22nF、有时（五个不同的电路板，直到现在 20ish 之外）它无法正常启动或根本无法启动。
我已经指出如果 FDLY 的电容值太高、可能永远不会开始...因此我上面的问题和澄清的必要性。
谢谢你
Jonathan
