[参考译文] TPS23731：与使用 UCC24612 或类似器件而不是使用额外变压器绕组的全范围 CCM 反激式器件相关的问题/想法

您好 Rob、

感谢您的联系。

通常、反激式+ PSR +二极管整流（包括理想二极管情况）组合没有良好的负载调节效果。 由于 Vout 采样信号基于 AUX 绕组、而不是直接基于 Vout。 更改为 SSR 将解决负载调节的主要问题。 但是、如果保留 PSE、将二极管整流更改为同步 FET 也可以改善负载调节、但不会像 SSR 那样重要。

出于您对瞬态纹波的担忧、当初级 FET 关断 (D x t_p 至 t_p) 时、电流可以从 CP 引脚从其 FET 的通道或体二极管流出。 此时 VOUT 采样电容器将充电。 漏电流/静态电感产生的浪涌可被 VCC 电容器和 RC 缓冲器吸收。  

当初级 FET 导通 (0 到 D x t_p) 时、 CP 引脚具有正  电压偏置、漏电感/静态电感产生的浪涌 可被 RC 缓冲器吸收。  

此致、

DIAN

感谢您的回答、Diang。 但是、这不会为我添加新信息。 请回答 PSRS 引脚是否可由数字电平方波供电、以精确限制 CP-MOSFET 导通的时间间隔。 我不猜我将要实现这样的目标、但此时我也不能排除它。 由于 TI 对内部电路非常了解、因此无论在任何情况下、都可以通过设计工程部分给出此问题的答案。

这同样适用于主 MOSFET 栅极关闭后 CP 栅极驱动器导通的延迟（以 ns 为单位）。 应该可以指定这一点。

您好 Rob、

感谢您的答复。 我会在 3 个工作日内回复您。

此致、

DIAN

您好 Rob、

很抱歉、部分设计信息 不披露。 从应用方面来看、我们提供了设计建议：为了使 CP 在反激式模式下正常工作、PSRS 针对同步 FET 开路、PSRS 针对其他情况短接至 RTN。 理想二极管与同步 FET 的情况与我们已经讨论过的不同。  

您能否分享完整的 PoE + DC/DC 电路原理图、以便我们查看详细信息？

此致、

DIAN

我所要求的与设计信息无关、而是与行为有关。 通过设置适当的测试设置、可以轻松地测量（CP-MOSFET 导通延迟）和验证（通过 PSRS 进行调制）。

注意：理想二极管测试当然仅在 PSRS 至 RTN 下执行。

您好 Rob、

希望下面的波形行为可以有所帮助。  

此致、

DIAN

感谢您展示了这些示波图、假设已按原样使用 EVM 记录、其中 PSRS 连接到 RTN。 我想、“二极管的 C-A“表示次级侧二极管、在假设情况下、次级侧 MOSFET 除了压摆之外没有表现出延迟。 由于蓝线不 低于布线基准 (SEC GND)、因此 MOSFET 似乎立即导通、因为看不到较短的二极管导通时间（使用 UCC26412 就会发生这种情况）。 使用较低的 V/div。 用户可能会看到较小的负电压。

相反、CP 到 RTN 显然具有约–1V 的负电压、这表明 CP-MOSFET 未导通（由于 PSRS 连接到 RTN）。 当然、没有开关延迟。 在 PSRS 开路的情况下、可能 会看到一小段时间、大约为–1V，然后 — 比方说- 0.1V、因为 MOSFET 导通。 但在实践中、我认为没有这样的延迟。 这也意味着、漏电感尖峰绝不会被“一种独特的方法、它基本上是主动消除（通过使用 CP 输出）前沿电压过冲“（数据表 8.3.6.3）吸收。 这就是为什么辅助绕组和 3.3uF 反馈电容器之间需要一个小型电阻器的原因。 该电阻器绕组侧的电压示波器应该会显示这一点（您能否提供该信息？ 我没有 EVM)。 尽管如此、调节可以以一种合理的良好方式工作、因为在 CCM 中、尖峰能量的增加随 CCM 功率的增加而减少、而不是在 DCM 模式下。

我认为、应由您证明数据表中引用的陈述是否正确。

编辑：当 PSRS 连接到 EVM 上的 RTN 且任何其他保持不变时、我希望输出电压会更高、因为反馈电容器上的电压经过调节（固定电压）、而辅助绕组的幅度因 CP-MOSFET 漏源电压在导通状态下与其仅体二极管电压之差而增加。 该增加反映在输出绕组上。

您好 Rob、

感谢您的答复。 我会在本周之前回复您。

此致、

DIAN

您好 Rob、

感谢您的耐心。 我想我们可以将我们的讨论合并到另一个类似的问题上。  

该波形由 TI 的参考板捕获。 该电路板将 PSRS 短接至 RTN（在这种情况下，当没有 PSR 同步 FET 时、还可以在 RTN 下使用肖特基二极管来替换 CP 的 FET）。  

当 PSRS 打开时、也请检查此案例。 我看到 CP 更接近 RTN、但不会太多、可能是 CP FET 具有高导通电阻。  

此致、

DIAN

尊敬的 Diang：

您似乎在施加大约 20V 的输入电压、因此使用单独的直流输入。 有趣的是、当 PSRS 保持开路时、也要执行与 EVM 上最初情况相同的测量。 假设漏极从 0 到正电压 和 CP MOSFET 导通之间存在一定的延迟。 在这种情况下、负电压的测量值将约为–1V、因为只有体二极管会导通。 假设 CP 导通延迟为 100ns、则可以在此期间看到–1V、并立即接近 0V、如我之前的文章中所述。 然后、部分泄漏感应尖峰实际上会得到数据表中所述的补偿。

BTW：您测量的非常高的尖峰、然后是振铃、显然是由于使用标准 GND 线的示波器探头、而不是使用靠近探头尖端的 GND 环、这有助于实现尽可能短的 GND 布线。

编辑 -必然:由于事实,输出电压是相当恒定的时间,这也适用于电压（对于一个辅助电源相对）大 — 3 , 3µF — 电压上的反馈电容器,图片是有点复杂,因为然后绕组上的电压（在导通状态期间的辅助和输出）也是恒定的。 因此、在初级 MOSFET 关闭后的第一个（假设）100ns 内、负电压无法达到–1V。 在此较小的时间间隔内、辅助绕组电流将约为零。 因此、我认为、要了解是否存在 CP 导通延迟、更好的方法是测量通过辅助绕组和反馈电容器之间电阻器的电流！ 但是、如果 CP 仅处于关断状态、由于其内部栅极控制的微小延迟、尖峰的存在很可能是一个短暂的负偏移。 这种与负尖峰相关的偏移本质上会限制注入反馈电容器的行为。

编辑 2. （之后，我知道上述示波图是在 PMP22806 参考设计上通过次级简单二极管整流完成的）。 因此,我把一些删除格式上面。

您好 Rob、

感谢您的答复。 我会在 2-4 个工作日内回复您。

此致、

DIAN

您好 Rob、

感谢您的耐心。  

TPS23731 + SYNC FET 和 TPS23731 +二极管的输入电压相同。 但它们是具有不同 DC/DC 的电路板。   

我的理解是 CP 内部 FET 的延迟以及延迟在特定时间内且不会影响开关周期、对于同步 FET 的调节可能不重要。 即使 CP 的内部 FET 关闭、电流也会流过体二极管、并且仅可能影响~0.7V 的调节差异。 与 SSR 相比、PSR 的调节通常较差、因此~0.7V 差异可能不是大问题。   

此致、

DIAN

您好 Rob、

我们考虑了最大额定值    5 月  会 对器件造成永久损坏（如数据表所述，但不会这样做）  是这样  会造成损坏。  从应用方面来看、我们提供了设计建议：为了使 CP 在反激式模式下正常工作、PSRS 针对同步 FET 开路、PSRS 针对其他情况短接至 RTN。  根据我的经验、当 CP 和 PSRS 电路配置正确时、我没有看到 CP 损坏的其他情况。   

很抱歉、我无法就此 CP 引脚配置发表其他评论。 我认为我们对 FET 的第三象限工作有很好的了解、并且我已经给出了该引脚的工作图。  如果您有其他疑虑或问题、请告诉我。

此致、

DIAN

按照上面的文章中的建议、我已经开始测量辅助绕组和反馈电压缓冲电容器之间的电阻器两端的电压：

因此、我认为要了解 CP 导通延迟是否、更好的方法是测量通过辅助绕组和反馈电容器之间电阻器的电流！

以这种方式进行的测量似乎不会按预期显示明显的 CP 延迟、但我想中断 CP 和连接到 CP 的其他元件之间的铜布线、然后将 辅助绕组的开放端连接到额外的二极管 (ES1JFL)。 然后、CP 已成为 1kΩ 到 VB 引脚 (5V) 的上拉电阻器。 结果：初级侧开关从导通状态到关断状态（在连接到插入电路的额外二极管的辅助绕组端测量）与 CP 从非导通状态到导通状态（低电平）的斜率之间存在 120ns 的延迟：

CH 1 =独立快速标准二极管的阴极（也连接到通常连接到 CP 的辅助绕组端）
通道 2 = CP 信号、通过 1kΩ 连接至 VB

光标 Y2 表示反馈电容器上的电压。 额外的二极管间接显示由尖峰引起的高电流（必须注意的是，ES1JFL 在 0.75A 电流下的电压约为 1.6V Vf，这是大约的尖峰峰值电流）。

结语：

1. 由于存在该延迟、导致反馈电容器电压的尖峰能量应该会降低、但其影响是有限的、因为体二极管始终在应用电路中导通并限制能量。 TPS23731 数据表中广播的机制存在、但其意义不是“主动消除“前沿电压过冲。
2. 说明了、只要 UCC24612 检测到开关转换为输出电流流向 SR MOSFET 的延迟小于 CP 延迟、就可以使用 UCC24612 作为次级整流器来实现相当好的负载调节。 UCC24612-1 满足这一要求、但（已用）–2 后缀版本未满足。 原因：在后一种情况下、由于电容器组、在每个 SR 周期内、输出电压的变化非常缓慢、因此尚未导通的 PWM-MOSFET 将表现出更大的绕组电压。 此电压也反映在辅助绕组上、并且当 CP 此时导通时、会导致额外的反馈电容器充电。

关于第二个列表条目、必须指出、所述的有利延迟安排仅在 PSRS 未绑定到 RTN 时才适用。 这也意味着次级侧整流器必须用作满负载范围 CCM、因为否则 AUX 绕组会强制通过同样在反向电流方向上导通的 CP（到芯片内部的 CP，这也会使反馈电容器在一定程度上放电）来消耗变压器能量。

在后续文章中、我将展示从绕组到反馈电容器的电流测量结果（请参阅单个帖子开头的文本）。

我已报告上面的帖子“我们认为...“ 被视为虐待。 但似乎没有对话,所以我评论的原因通过答复（这可能被删除）:它不是严格的滥用,但多余的,因为完全相同的文本出现在另一个线程与损害的 CP 功能: e2e.ti.com/.../5979931

根据我在上一篇文章中发布的内容、这里展示了辅助电流测量值。 为了获得更高的分辨率、我已将串联电阻增加至 6R8。 在我的设计中、反馈电容器为 4µ7 Ω、而其并联电阻为 2K0。

为了防止 PSRS 开路输入模式下的 CCM 冲突（根据全范围 CCM 提供 CP 输出；次级 UCC24612 电路作为理想二极管）、选择了功率级别、以便在次级侧也采用 CCM。

此处为 PSRS=0（CP-MOSFET 未激活）时。 两种布线均以反馈电压 (11.4V) 为基准。 因此、Y 光标设置为–11.4V、以便判断 CP 的普通电压（以 RTN 为基准）。
迹线 1 为 CP 电压 迹线 2 是 6R8 电阻器绕组侧的电压。 在此处、探头尖端的 GND-Ring 直接连接到基准电压、以更大限度地减少由标准 GND-导 线及其连接夹引起的振铃效应）。 V/div。 使尖峰偏移刚好低于屏幕上限、以便在峰值结束后获得更好的电流曲线分辨率。 它在约 5.3V 时达到峰值、这意味着：0.78A（使用来自 Pulse PA3855.002NL 的变压器）。

尖峰结束后、没有明显的电流流经电阻器：1/10 分压为 0、16V（（24mA — 预计会略高于从反馈电容器流入<xmt-block1> DC/DC</xmt-block> 电路及其并联电阻的平均电流）。 DC/DC。 在这种情况下、这意味着尖峰会提供过多的能量、因为良好的调节要求能量必须主要在尖峰之后传输、直到初级 MOSFET 导通。

接下来、当 PSRS 打开时、显示电流。 可以清楚地看到、由于 MOSFET 已导通、CP 电压约为 0V。 在这种情况下、我们可以清楚地看到尖峰过后电流流经绕组。 但它会经过零并反向（放电反馈电容器）、直到初级 MOSFET 导通。 思考这一点、我得出结论、此行为与 CP 电压明显保持在 0V 有关。 在一个开关周期内、绕组电压不一定保持恒定是正常的。 在输出绕组电流线性下降期间、该压降可能会略有下降。 这解释了通过绕组的电流曲线、因此也解释了 6R8 电阻器的电流曲线。

在这两个示波器图中、我都确定了可能的 CP 导通延迟时间为 170ns。 这是无法真正确定的。 此外、理想二极管在输出端的延迟可能会干扰测量曲线、因此、我决定使用简单的二极管 SR 直接确定 CP 延迟。

一般说明

在之前的项目中、我成功实现了在辅助绕组路径中使用电感器或小型串联电阻器的 PSR 电路。 不过、这是我第一次使用电流测量值对此进行分析。 这是判断设计尺寸是否正确的理想方法：必须看到明显的净正电流（在尖峰之后）。 在这种情况下、变化的尖峰能量几乎不会影响调节。

我想说一点：电感器（而不是串联电阻器）的优点是可为尖峰表示更高的阻抗、并使尖峰变得更高（时间更短）。 当电感器间接迫使尖峰能量在另一个绕组中寻找“出口“时、尖峰也可能具有更少的能量。 但电感器的缺点是它会存储尖峰能量、然后尖峰能量将释放到反馈电容器（在尖峰之后）。 电阻器是有益的、因为它会耗散部分能量。

几周前、我尝试了 R 和 L 的组合（并联）。 当 L = 4.7 µH 且 R = 20 欧姆时（仅与 3.3Ω 相比）、我实现了出色的负载调节。

您好 Rob、

感谢您的答复。 我将查看它,并在 2-5 个工作日内回复你。

此致、

DIAN

您好 Rob、

感谢您的耐心。  

似乎 您完成了有意义的测试、我相信您已经充分了解了初级侧调节和 CP 引脚的功能以及两侧的波形。   

我现在将关闭该主题。 如果您还有其他问题或疑虑、请回复或创建新主题。

此致、

DIAN

简而言之、您将获得更新（一些疾病时间已过）

您好 Rob、

是的 、感谢您的耐心。  

此致、

DIAN

然而、还进行了一些从辅助绕组到 Vcc/FB 电压的其他电流测量。 在这里、使用可有效地消除初级 MOSFET 关断后的尖峰 实验性 辅助路径中的串联晶体管（更多内容如下所示）。 这意味着、任何尖峰感应电流都可以忽略不计、相反、尖峰电压不会在辅助路径中形成小值串联电阻、而是在该 BJT 上形成、该 BJT 在 MOSFET 关断后约 200-300ns 时主动导通。 CP MOSFET 仅增加大约 1V（体二极管）的一些“余量“、因此串联电阻器上的尖峰电压只会降低。

由于 Vcc/FB 消耗近似恒定的电流、因此尖峰缺少电流 必去之地  是由辅助绕组上漏电感尖峰与“变压器“能量耗尽后的时间（如果是）之间的平坦电压导致的。

下一示波图显示了高负载条件下的情况（在 CCM 模式下）：

两个布线都以 FB 电容器的电压为基准。 迹线 2  显示了 3R3 串联电阻器两端的电压、以及连接到该串联电阻器的辅助绕组侧的电压、此处的 3R3 — 以 200mV/div 测得（上面最新一页中的测量结果也包含图形，由于尖峰幅度，这些图形的设置为 1.6V/div）。 迹线 1 位于辅助绕组的另一侧。 它没有直接连接到 CP。 中间是上面提到的 BJT。 因此、这里可能会出现巨大的负电压：尖峰！ 。 优化 接近底部的曲线对电阻器电流进行了积分。 它可以判断每一个电流源随着时间的推移而产生尖峰的电流是可以忽略的 — 远低于一个月前的测量值。

下一个示波图是在大约一半功率水平下捕获的、靠近 DCM 和 CCM 边界。 此处必须注意的是、与 EVM 相反、此处不使用强制完全 CCM。 我的设计中甚至不再使用 UCC2461、而是使用用途更广泛的 NCP4306 (onsemi)。 不仅可以根据需要确定真正的完整 CCM、还可以在初级 MOSFET 关断后更快地导通。

最后、显示了空载条件下的示波图。

初级 MOSFET 导通后不久（左半部分-终止振铃）、MOSFET 关断。 通常变压器铁芯很快就会耗尽、下一个振铃周期将开始。 这里不是这样。 次级 MOSFET 整流器控制器 NCP4306 被配置为具有 910 ns 的最小吨位最小时间（通过 9K1 电阻器）。 因此、次级侧中的电流将变为负值、经过导通时间后、初级侧继续该电流、直至其变为零。 因此、辅助“CP"电“电压的上升不会太陡峭（与体二极管电流引起的初级 MOSFET 漏极电压的下降相匹配）会构成伪 MOSFET 周期、在这种情况下持续时间为 500ns。 因此、振铃振幅相当高、它会泵入到负 Cp 限值（包括导通期间的 BJT 电压）、因此会向 FB 电容器注入电流峰值、而不会影响调节、因为仍然有足够的“平坦“电压感应电流来自动补偿非预期的电流贡献。

为什么这种导通时间下的空载测量会延长？ 因为 a) 与纯 DCM 和相比、将电流从输出端返回到输入端的 PWM 周期会导致从输出端移除负载时输出电压上升明显更小 b)  因为在开始振铃之前、平坦电压会更长。
目前、这是一种实验性方法、在不使用完全强制 CCM 模式的情况下实现了良好的 PSR 行为、因此在需要较低功率的情况下实现了更高的效率。

编辑： 如果在未修改的 TPS23731 评估套件中进行类似的电阻电压测量、以便能够判断 FB/Vcc 电源电流相对于“平坦“贡献的尖峰贡献、我将不胜感激。 在 PSRS 开路和 PSRS 短接到 RTN 的情况下。

您好 Rob、

感谢您的更新。

我会在 2-3 个工作日内回复您。

此致、

Zhining

您好 Rob、

感谢您提供的信息。

PoE 团队最近变得非常忙。 感谢您的测试和耐心。 我将查看您的测试并使用我们的 EVM 板进行检查。

如果您有任何其他问题、敬请告知。

此致、

Zhining