[参考译文] UCC27282：引脚 4 和 5 HS/HO 引脚附近出现故障的栅极驱动器

尊敬的 DAX：

1.是的、旁路电容器的尺寸确实过小。  较小的旁路电容器≥100nF 应尽可能靠近驱动器放置。 这将防止电压电源引脚上出现噪声尖峰。 除此之外、我们建议放置一个电容值为自举电容器≥10 倍的电容器。  

2.您可以拍摄 HB-HS、HB-HS、VSS、VDD VSS VSS、HO-HS 的波形捕获吗？ 还有 HO VSS？ 如果您可以在器件在故障发生之前和故障发生后立即运行时获得这些捕获结果、那会很好。 请将这些波形尽可能靠近驱动器。 如果信号以 VSS 为基准、我建议使用尖端和接地筒探头。 对于以 HS 为基准的信号、建议使用差分探头。  

3.当发生这种情况时,您能否提供有关设备状态的更多信息? 这是在启动、关断还是开关操作期间发生的？ 这是在特定温度下发生、还是在室温下发生？

4、能否提供总线电压和输入电压电平?

5. FET 是否是唯一受影响的组件？  

感谢您提供此信息。 如果您还有其他问题、敬请告知。  

此致、

Amy

您好、Amy、

1 — 同意可以增加旁路，但根据 VDD 波形、12V 电容器将 VDD 电容器轻松保持在 11.6V 至 12.3V 范围内。 当栅极充电时、 会出现一个小的骤降、但不足以引起我认为我看到的问题？  

3 — 两次故障 PCB 都略高于室温 (30/40C)。 这两种情况都发生在较高负载的开关操作期间。  第三次失败、但这是在实施软件 95%占空比限制之前发生的、因此该失败的故障模式更加清晰。 可以确认最近 2 次故障、高侧 FET 上的占空比不超过 95%。

4 — 总线电压 (V_batt) 在一次故障时为 50V、在另一次故障时为 62V。 两者的 VDD 均为 12V

5-在这两种故障中、栅极驱动器也会受到影响、并且可以直观地看到。 图片在原来的帖子有照片的烧焦的驱动程序,都在同一个地方（下角附近的针 4/5 ）。 损坏看起来与此论坛帖子中的损坏类似（UCC27282：UCC27282 的 HS 引脚烧毁）    。

在第一个故障中、FET 正常、在第二个故障中、顶部和底部 FET 发生短路（漏源极）。

以下是这些示波器快照。 如有任何其他方面可能有帮助、请告诉我

HB-HS：

HB VSS：

VSS：

VDD VSS：

HO-HS：

HO VSS：

尊敬的 DAX：

感谢您发送这些波形。 如果我们能看到一些示波器屏幕截图、了解故障发生的时间或发生之前的情况、那将是非常有用的。 这些波形是指系统正常运行时的波形、因此我们很难看到任何导致器件发生故障的事件。

您是否能够在器件发生故障时或发生故障前向其发送示波器屏幕截图？  您提到有三个故障。 此问题是否可重复？ 还是看起来是随机的？ 在您遇到这些故障的设备中、有多少设备？

是否可以在发生故障的器件上发送引脚阻抗？ 我想看看哪些引脚已经短路。 请尝试从每个引脚到 GND 进行测量、然后从每个引脚到 VDD 进行测量。

我看了看你发送的线程。 似乎没有关于这个问题的解决办法。 但是、我发现这方面的唯一相似之处是旁路电容器太小。 我们建议旁路电容器的大小是自举电容器的 10 倍、因为旁路电容器有助于为自举电容器提供电荷。 我建议将旁路电容器的电容值增加到自举电容器的 10 倍。 我还建议将 1nF 电容器 C49 替换为大于或等效于 100nF 的电容器。 这将有助于消除 VDD 引脚上的噪声。 将原理图更改为建议值有助于我们排除尺寸不正确的元件问题。

此致、
Amy

尊敬的 DAX：

是否对此进行了任何更新？  

如果您解决了此问题、或者您仍然需要我们的支持、请告知我们。

此致、

Amy

您好、Amy、

为了回答前面的问题、我不确定我是否可以获得失败时刻的波形快照。 如果我可以使它重复失败、我不确定会触发示波器捕捉的内容。 一旦失败、显然就无法收集有用的数据。

如果有任何可以进一步帮助的地方、我可以在不同的占空比或条件下获得更具体的波形。

它似乎有点随机、但两者都处于相对较高的负载（因此占空比较高）期间

对于引脚阻抗测量、我在此处失败的一个上测量以下结果（下面的 pic 中的 U11）

HB- VSS：199k

VDD－VSS：518k

HS-4k VSS：12.4k

Ho-No: VSS 512

Lo- VSS：510

高 VSS：打开  

LI VSS：打开  

EN- VSS：511

VDD－HB：228k

VDD－HO：12

VDD－HS：11.9k

VDD LO: 10.7.  

VDD－HI：4.32 米

VDD－LI：4.1M

VDD－EN：11.9.

TI 是否有这些阻抗应该是什么的标称值？

关于旁路电容器 C49、该值基于数据表中的建议（第 8.2.2.1 节）、该建议说要将 1nF 电容器与主旁路电容器并联。 对于下一个修订版、我会将主旁路电容增加到 10uF（或自举电容>10 倍）、但您是否建议仍然移除 1nF？  

如果缺少旁路电容（或过大的自举电容器）、此处问题的根源是 VDD UVLO 或 HB UVLO 是否会触发将 HO 和 LO 拉至低电平、基本上是为了保护自身、以及防止高侧 FET 进入其线性区域？

根据 VDD 波形、VDD 不接近 4.5V 的 V_DDF。 HB-HS 在~1us 内减小了 3.7V 的 V_HBR。

感谢您对此问题的支持！

尊敬的 DAX：

这些引脚阻抗是在驱动器仍在电路板上时获取的、还是在驱动器完全未偏置且未连接到任何东西时获取的？ 请在驱动器的引脚未连接到任何其他元件时获取引脚阻抗。

您是否能够在非常高的占空比（失败情况）、然后在低占空比下产生波形、以便我们可以进行比较？ 95%、然后 50%会很好。

您能否为两个占空比提供以下内容？
-在一个图上: VDD - VSS、HB-HS、HO-HS 和 LO（如果这些都在同一个图上,这是最有用的）

-在一个单独的图, LI , HI , HO 和 LO（再次, 尝试将它们放在同一个图上）

通过提供这些图表、我们可以比较这些条件之间的任何行为差异。  如果信号以 VSS 为基准、建议使用尖端和接地筒探头。 对于以 HS 为基准的信号、建议使用差分探头。 请尽可能靠近驾驶员进行测量。

我仍建议将旁路电容增大至 10µF。 较小的电容器可能可以使用、尤其是鉴于这是该特定器件的数据表建议。  

此致、

Amy

嗨、DAX、  

还有几件事、您能发送一个良好单元的阻抗测量值吗？  阻抗测量在很大程度上取决于测量方法、最好将其与参考单元进行比较。  

您是否还能够测量 HS 节点上的 dv/dt？  

再次感谢您分享所有这些信息、在我们分析问题时、这对我们非常有帮助。

此致、

Amy

以下是我测量的卷盘中未使用的新器件。 并且 YUP 可以确认所有阻抗测量都是在从电路板上移除 IC 并且未施加电源/电压的情况下进行的。

HB VSS：3.7 米
VDD－VSS：17 米
HS- VSS：4.6 米
Ho－VSS：4.92M
Lo- VSS：201k
高 VSS：4.5 米
Li-Li- VSS：4.5 米
VSS：249k

VDD－HB：5.7M
VDD－HO：7.25M
VDD－HS：7 米
VDD 路：17 米
VDD HI：34 米
VDD－LI：36 米
VDD－EN：17.5M

我将尝试获取其他波形... 在 VSON 封装上同时实现所有 4 个端口可能很困难。

在前一条消息中发送的 HS-I VSS 的捕获结果为上升沿和下降沿。 dv 为 50V、上升沿和下降沿的 dt 都约为 50ns（半个时分）。 您是否需要特定的时间标度或 HS 波形触发器？

谢谢、

DAX

尊敬的 DAX：

谢谢您的提问。 我知道很难在同一次采样上进行 4 次测量、尤其是在没有内置测试点的情况下、但这可以确保我能够了解每个信号相对于其他信号的情况。 祝你好运！

此致、

Amy

关于阻抗测量、我采用的值是否指示进入故障模式？  

此外、HS 波形中是否有相关的特定部分？  

我做了以下捕获,将做其他（李, HI , HO , LO ） 不久

在下面的中、通道如下所示：

Ch1：HS
Ch2：VDD
通道 3：HB
Ch4:好

所有这些都以 VSS 为基准。 目前没有  HB-HS 和 HO-HS 所需的差分探头

高侧 FET 具有 5%占空比

高侧 FET 上占空比为 5%（单脉冲）

高侧 FET 具有 95%占空比（单脉冲）

顶部 FET 导通

底部 FET 关断

5%和 95%占空比时、顶部上升沿和下降沿波形相同。

尊敬的 DAX：

谢谢您的提问。 请务必发送 HO、HI、LO、LI 波形。 我们会尽快回复您。

此致、

Amy

您好、Amy、

请参阅以下以及请求的捕获。

CH1：Li（黄色）
Ch2：高（紫色）
通道 3：HO（青色）
Ch4：低（绿色）

这种情况

关闭转换（低电平到高电平）

关闭转换（高电平到低电平）

请注意、最后 2 次采集的时分为 100ns 与 50ns。

PWM 软件驱动程序中实施了 200ns 的上升沿延迟、这可以实现。

如果还有其他需要我提供的信息、请告诉我。

谢谢、

DAX

尊敬的 DAX：  

1.我想知道这些示波器屏幕截图是在驱动器连接到 FET 还是负载的情况下拍摄的吗？  我也感到困惑、因为即使在低侧导通时、HS 似乎从不达到零。 它始终处于 10V 偏移下的情况如何？ 您是否可以切换 HB 和 HS 波形？

2.我还想知道,你是否可以分享一些关于驱动器如何连接到桥接地的更多细节? 它们是否连接在同一接地端？ 如果它们不以同一接地端为基准、则可能会对驱动器造成严重损坏。  

3. FET 与驱动器的距离有多近? 我看到并联驱动了两个 FET。 并联 FET 之间的布线是否大致相同？ 由于元件差异以及时序和寄生效应、如果 FET 并联驱动、这可能会导致意外的影响、进而可能造成损坏。 它们的布线长度必须相似、这一点很重要。  

此致、

Amy

您好、Amy、

1.  

是的抱歉,我错标了图片上的频道在我的第 10 次回复,HB 和 HS 交换。 以下是仅适用于该 POST 的正确通道配置。

Ch1：HB
Ch2：VDD
通道 3：HS
Ch4:好

HO 被拉至 60V (50 + 12)、HS 在 V_batt (50V) 和 GND 之间切换。  

电路板连接到 每相位之间大约为 2Ω 2mH 的 RL 负载。

2.  

它们连接到同一接地端、FET 和驱动器之间没有隔离或不同接地端。 低侧 FET 源极和接地端之间只有一个 1.5mΩ 电流分流器。 分流器放置在非常靠近 FET 源极的位置。

3.  

驱动器距离质心到质心之间为 8-24mm。 对于最近的 FET、布线长度约为 9mm、对于距离更远的 FET、布线长度约为 17mm。 电阻为 0.25mm

谢谢

DAX

感谢您的提问、DAX。 我们目前正在对此进行审查。  

您好、Amy、

从那时起、我还没有重现故障、因此我和大家一样担心这是一个与瞬态相关的事件。

在瞬态主题上、是否有关于欠压和过压二极管 (D12、D13、D14、D15) 的任何问题或反馈？

或任何其他原理图建议的进一步稳健性？ 我在数据表中看到的唯一其他建议是 HS 引脚上的小串联电阻。

此外、故障单元的阻抗测量是否能够给出故障模式的任何提示？ 如果我出现其他故障、TI 是否可以提供良好器件的预期阻抗测量值？

感谢您的支持