This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS1685:TPS16850VMAR <<有几个引脚连接不正确't sure

Guru**** 2595770 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1569811/tps1685-tps16850vmar-a-few-pins-connection-wasn-t-sure

器件型号:TPS1685


工具/软件:

你好,我正在使用这个新的电子保险丝。 我仍然不知道我需要把它放在引脚 19 PGOOD 和引脚 13 FLT 上,我一直在问不同的 AI ,大多数不是一个可靠的答案,我的意思是一些 AI 说它可以是一个指示灯。

我想知道我是否需要将其与电阻器连接、或者是否需要将其留空。 有人说 FLT 至少应连接 10kΩ 到某个有 3.3V 或 5V 的地方,我仍然没有得到它。  

PGOOD>>这是一个开漏高电平有效电源正常引脚、在该引脚上被置为高电平有效
器件处于稳定状态。 该引脚有一个到内部的弱内部上拉电阻
电源电压。

FLT>>这是一个开漏低电平有效引脚、拉低时会指示故障。 拉动
使用一个电阻器将该引脚上拉至外部电源。

我还不知道这是什么意思吗?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我看到另一个主题说 PGOOD 和 flt 可以是 X =无 ERC、就像 NC 引脚 21 一样、我连接到结束电压输出、  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Tang:

    请在 这两个引脚上与 3.3V 或 5V 外部电源搭配使用 10k 上拉电阻器

    BR、

    Rakesh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,我看到不同的答复,有些说需要使用 33kohm,我不太确定一些他们说 10kohm. 谁是对的

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    根据 www.ti.com/.../slvucw7a.pdf 中的 EVM 原理图、请使用 10k Ω

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这是我之前看到的 pdf 文件。 我仍然不确定,特别是他正在使用双电子保险丝,如果单电子保险丝,这意味着仍然 vdd_pull 上拉仍然使用 10k ,我的意思是我看到另一个 pdf 正在使用 33kohms?

    我确实看了其他帖子。>>

    1. 故障 (FLT、引脚 13) :是的,这是针脚 13(不是 15 如我之前所说;为错误道歉)。 它是一个开漏、低电平有效输出、可拉低来指示过流、短路或过热等故障。
      • 未连接?  数据表强烈建议不要将其悬空、以避免噪声或泄漏造成不可预测的行为。 但是、由于您没有 5V 电源并且受限于空间/高度、因此如果您在正常运行中未主动监控故障、则只保留一个用于调试的测试点 (TP) 是可以接受的。 如果发生故障、您可以探测 TP 以进行检查(它将拉低)。 为了提高可靠性、如果您的处理器有可用的 1.8V 或 3.3V 电源轨(即使不是 5V)、请在该逻辑电平上添加一个 33kΩ 上拉电阻器 — 该逻辑电平很小,不会增加太多高度。 如果下游逻辑可以承受该电压、则可以通过高阻值电阻器(例如 100kΩ) 上)上拉至 VIN (10V 至 30V)、但应尽可能避免该电压、因为引脚的绝对最大值通常较低(有关类似器件中的开漏,请检查~5.5V 额定值)。 如果没有上拉电阻、该引脚可悬空为高电平、屏蔽故障、除非已探测。
    2. PGOOD(引脚 19) :这是一个开漏,高电平有效的输出,当输出稳定和准备就绪(例如,浪涌后,当 VOUT 在规格范围内)时置为高电平。 如果发生故障或启动期间、它会置为无效(拉至低电平)。
      • 未连接?  与 FLT 类似、数据表建议使用上拉电阻以防止悬空。 但是、由于这是您的主控制器、不需要排序、并且您使用的是 TP,因此适合您的设置 — 如果出现加电问题,请进行探测。 同样建议:如果可用、则向低压逻辑轨添加一个 33kΩ 上拉电阻、以确保信号干净。 如果只使用 TP、在 10-30V/7A 设计中、它不会在不进行探测的情况下主动指示问题、但不会存在非定序操作的重大风险。

    我的意思是我的一个是 10~75Vinput ,这就是为什么我不得到它应该我使用输入电压+10kohms 或 33kohms +PGOOD 和+10kohms 或 33kohms + flt ,

    同时、VDD 我不知道我是否正确。 现在、我使用电压输入线 10~75V、然后添加 10k Ω +中点+ C1206C100J2GACTU <Filer +GND、VDD 是中点、将新线拖回到 VDD 引脚 9。 那么我使用的电阻器更少还是什么。 我看到有些人说如果您的输入光伏很高、请使用 150K Ω。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我收到了一个新的问题,我需要做什么,因为它看起来不像 EPS ,我的意思是,在你放置足迹后,它得到连接. 您不需要或必须创建过孔以连接电子保险丝孔下或连接什么。 以减少热量或什么???

    我仍然困惑如何使用它。 我的意思是我现在把电子保险丝放了。 和连接的引脚。 我还错过了什么? 这是否意味着您将放置在平面上、该平面会吸收热量并让它运行或其他东西。 中间焊盘不需要做些什么、或者我需要在 Altium 设计中做些什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    无论并联多少个器件、都使用 10k Ω 作为上拉电阻。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    什么是 EPS?  

    您是否在数据表和 EVM 用户指南中提到了布局示例?

    此致

    Rakesh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我是第一次使用它。 我以前从未使用过 EPS。 如何告诉我? 我看不出这一个有 eps、因为我创建的它的足迹似乎没有它。 pdf 中是否提到使用 EPS?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当我把足迹我跟随创建,它只是自动创建通过哈哈,我不知道我需要 eps 或不。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    共享我们的 EVM 文件是否有助于您继续? 请告诉我们。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨,我只是回来重建我自己的 PCB。 好吧,你的 EVM 有些可能有外观,但大多数他们完全错过了非常重要的部分,测试端口,他们实际上真的需要一步一步地重写 pdf 非常严重. 因为我将把它发送到工厂开始获取它。 每千人一个板+每订单美元。 如果失败开始失去一千,你知道这些东西的重要性,从电子邮件到那些我访问过的 pdf。 这款电子保险丝看起来很详细、但在某种程度 上完全不足以让我回顾一下我是否遗漏了要使用的东西。 从默认到顶部,因为你得到它喜欢完全有一个清晰的单电子保险丝,两个电子保险丝,三个电子保险丝,四个电子保险丝。 应该进行一些比较。 没有人真的知道即使是 ai ...通过下的电子保险丝,什么是这些孔的大小,做它喜欢默认,没有必要扩大它? 我是否需要使 GND 层线通过信号连接到 GND 层 1、或者哪个层更受欢迎? 在 Altium 设计人员中、我需要 1mm、1.6mm、2mm 的线路有多粗、如果我没有放置 GND 层线路就能连接它、会发生什么情况。这只会在没有任何 GND 层线路连接到过孔的情况下进行焊接? 这是否意味着我只 在 PCB 上放置了电子保险丝、它是否会起作用?  如果我扩大孔会改善加热效果。 电子保险丝下面的 6 个电极实际上是什么意思就是把它留在那里,它是否允许增加孔的大小?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chi:

    让我知道我能为您提供什么帮助。

    我们可以根据需要向您发送 EVM 布局文件。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的,我只是给我发送文件,我有一个,但不是很确定,特别是针脚 28,我不知道它只是画一条线的 GND ,然后从信号 GND 选择一个过孔,这是第一层连接到 GND 1 的第二层。 我的意思是我真的做了一个真实的文件来重新检查 Altium 设计的所有内容。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我在每个连接上都添加过孔,我仍然不知道我是否需要在每个引脚上添加过孔,我确实增加了孔尺寸,如 1 mm 和过孔 尺寸 扩大。 这是不是意味着,因为我有一个聊天与不同的 ai 如果我没有放置或放置更少  ,因为他们可能没有直流电流浮动通过电子保险丝. 如果您有文件、可能会显示一些外观  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    今天我重新布局 PCB 板,我有一个新的问题,如果电子保险丝把它放在下面的 PCB 上。 需要注意什么、也不建议将其放在下方、而不是将其放在顶部。