[参考译文] TLV62569：TLV62569DBVR 测量问题

您好：

 

1.测量 SW 引脚上的输出波形时、应如何选择示波器带宽？

这种选择是一种折衷方案：如果  全带宽 然后可以 看到快速高频细节但噪声更多。 If  带宽限制 滤除高频噪声、可以更清晰地看到较慢的信号。 对于此器件  、除非应用要求使用全带宽、否则您可以使用带宽限制。

[报价 userid=“679806" url="“ url="~“~/support/power-management-group/power-management/f/power-management-forum/1601973/tlv62569-tlv62569dbvr-measure-issue ]2. Vin 引脚上的电压波形有显著干扰。 这是否也与示波器的带宽设置有关？ 示波器探头的衰减设置是否起作用？

您能分享一些示波器图吗？

谢谢、

Febin

这是直接测量Vin引脚的波形 μ s

您好：

您看到的是高频噪声、这 在全带宽设置中将更为明显...

从布局片段来看、电路的每个细节都很清晰... 我只能在 IC 附近看到 C13。。。 一种快速简单的尝试是在 IC 附近添加一个小电容器（大小为几 nF 0402）。 这应该有助于滤除高频噪声...

此外、请分享有关测量设置的一些见解：使用的探头、测量点、GND 连接等

谢谢、

Febin

我在绿色框的位置添加了一个0402的10nf电容、然后分别测了这个小电容两端的波形（1和2的位置）、vin引脚和小电容的地的波形（3和2的位置）、vin引脚和芯片自身的地引脚的波形（3和4的位置）μ s

  小电容两端的波形 μ s              vin引脚（引脚 4）和小电容的地的波形    vin引脚和芯片自身的地引脚（Ω 引脚 4 — 引脚 2）Ω

加了小电容后、直接测量小电容两端的波形vin引脚（引脚 4）和小电容的地的波形都得到很好的改善、但是vin和芯片自身的地（引脚 2）之间的波形并没有得到改善。请问vin脚和不同地方的地之间的波形差异为何如此大。Ω

下面是我用的示波器探头 μ s

您好：

正如我之前提到的、布局片段不能让我深入了解您的总体布局、因此、很难判断...

 通过适当的布局实践和适当的 BOM 选择、可以更大限度地减少这些高频元件、从而扩展这些元件。 但不能完全消除。

-我在布局中看不到 L1、C9、C7、C8、C10 ... 输入侧的所有附加滤波器都应适当阻尼... 是否已处理过此问题？  

-输出电压是怎样的?

- L4 是否已连接?  

-你可以尝试下移动 R5 与 R2 并在这个位置有额外的输入电容器?

或将两个输入电容器靠近、使输入环路保持更小？ 作为以下示例布局：

谢谢、

Febin

此外、我想再次澄清问题和您需要实现的目标。

首先、无需在全 BW 下进行测量。

其次、如果您在 100MHz 处测量、请放大到一个脉冲并确认它是否超过最大 VIN/SW 规格... 如果没有,它不应该是一个问题。

最后、您打算更改布局吗？ 如果是,我可以建议一些提示这里... 如果没有,你可能看不到很多改进,如果你用小帽调整板,就像你现在所做的那样...

谢谢、

Febin