• 状态 Resolved
  • 已锁定 已锁定
  • 回复 10 回复
  • 订户 0 订户
  • 视图 1 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM5190：LM5190 HS MOSFET VGS 振铃–清除 HS_GATE 引脚、但 MOSFET 处失真

admin
Guru**** 2767665 points

Other Parts Discussed in Thread: LM5190

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1615006/lm5190-lm5190-hs-mosfet-vgs-ringing-clean-hs_gate-pin-but-distorted-at-mosfet

器件型号： LM5190

您好团队  

我正在使用的器件 LM5190 使用的同步降压转换器 VIN = 48V、VOUT = 12V 。
。 HS_GATE 引脚波形是一个干净的方波 ,但当我测量 高侧 MOSFET VGS（栅源极） 在器件引脚上观察到 导通期间会出现明显的骤降和振铃 、然后是缓慢稳定。

我尝试增加 栅极电阻器高达 10 欧姆 、但振铃仍然存在。
问题是 在 IC 栅极引脚上不可见 、仅适用于 MOSFET VGS。  

SCH_LM5190_12V.jpgGAte_high2.jpgGate_high1.jpg

  • 0
    TI__Guru**** 2767665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Amol：

    请确认您是否已在 TI EVM 或实际使用的电路板中测试了上述内容？

    1.由于 IC 引脚上没有看到振铃、而是在 MOSFET 端子上看到振铃、因此我认为 IC 栅极引脚和 MOSFET 引脚之间可能存在寄生引线电感。 请您先分享 PCB 文档以进行审核。

    2.您是否使用过尖端和接地筒方法进行测量（尽量减少接地回路）?

    此致

    Arpita

  • 0
    TI__Guru**** 2767665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Arpita：

    感谢您的答复。

    该测试是在上执行的 我实际的定制板 、不在 TI EVM 上。

    • 是的、测量是使用完成的 尖端和接地筒（弹簧接地）探测方法 、并放置探头 高频旁路电容器 以便更大程度地减小接地环路影响。

  • 0
    TI__Guru**** 2767665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Amol：

    C224 是引导帽的位置？ 我在布局中找不到它们。

  • 0
    TI__Guru**** 2767665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    C124

  • 0
    TI__Guru**** 2767665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Amol：

    原理图中的引导电容器被指定为 C224、但布局为 C224。 您能提出更新的原理图和 PCB 以进行高效审查吗？ 很难理解哪个元件是什么。  

  • 0
    TI__Guru**** 2767665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    更新了原理图

    e2e.ti.com/.../SCH_2D00_LM5190V1.pdf

  • 0
    TI__Guru**** 2767665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Amol：

    HO 到 MOSFET 栅极布线的厚度是多少？ 建议将 HO 和 SW 迹线作为差分对从器件布放到高侧 MOSFET、从而充分利用磁通抵消。  

  • 0
    TI__Guru**** 2767665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    布线宽度

    SW - 0.762mm (30mil)

    HO-0.254mm (10mil)

    Lo-0.254mm (10mil)

  • 0
    TI__Guru**** 2767665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Amol

    让我检查厚度并返回到您...同时负载电流是多少（在上面的波形中）？ 您能否使用相同的方法捕获 BST_SW 电压？ 我要检查 C_BST 是否足以导通 FET。

  • 0
    TI__Guru**** 2767665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Amol：

    HO 和 LO 迹线承载几安培的峰值栅极驱动器电流。 这些布线应短而宽。 根据 DS、建议的最小厚度为 25mil、而在本例中为 10mil。  

    您是否对 BST_SW 电压曲线和负载电流有任何更新？

    此致

    Arpita