• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 38 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS1214Q1EVM：INP 引脚悬空对栅极驱动的影响

admin
Guru**** 2813875 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1616903/tps1214q1evm-inp-pin-floating-effect-on-gate-drive

器件型号： TPS1214Q1EVM

尊敬的团队：

我正在测试 TPS1214EVM 电路板。 INP 引脚通过外部 MOSFET 连接、默认情况下拉至 VAUX。

  1. 在数据表中、提到“INP 具有 100nA 到 GND 的内部弱下拉、以在 INP 保持悬空时使 GATE 保持拉至 SRC “、我想检查 INP 保持悬空时会发生什么情况、我移除 R27 以使 INP 悬空。 我观察到、即使 INP 悬空、MOSFET 也会导通。 我假设 INP 引脚悬空将使栅极关闭。

请告诉我 INP 悬空时的结果。

2。另外、当通过将 INP/(TP10) 设置为高电平来将 INP 拉至低电平时、器件将关断并逐渐降低输出电压。 要使器件快速关断、应该做什么？ 这是由于输出电容器而发生的。

谢谢、

Namita

  • 0
    TI__Guru**** 2813875 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Namita、

    1.器件在 INP 上有一个内部下拉电阻如果引脚悬空、它应该将栅极关断、是否确定其没有连接外部信号？ 在 EVM 上、除非 LDO 断开或 R27 断开连接、否则器件的 INP 引脚由 LDO 保持高电平：

    2.您可以测量 MOSFET 的栅极引脚,看看器件如何关断 MOSFET ,很可能是输出电容造成的关断速度较慢

    此致、
    尼古拉斯·彼得西尔格

  • 0
    TI__Guru**** 2813875 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Nicholas 您好：

    我断开 R27、并检查 TP8 引脚 INP 处的电压、其值约为 45mV。 仍然、我观察到栅源电压为 10V、并且外部 MOSFET 导通。

    当我尝试向 TP10 施加高电平输入时、Q6 导通、外部 MOSFET 关断。  

    我还检查了是否有任何 MOSFET 短路或损坏、但一切都正常。

    谢谢、

    Namita

  • 0
    TI__Guru**** 2813875 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Namita、

    在 45mV 时、器件不应导通、因为 INP 引脚需要至少提供 1V 电源才能导通

    此致、
    尼古拉斯·彼得西尔格