请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：TPS3896 大家好，
我的客户有关于TPS3896A信号计时的问题。
如果Enable_N信号在TPD (r)之前变高，则在SENSE输出N中延迟，SENSE输出N保持高电平还是保持低电平？
谢谢你。
此致，
Jade
大家好，
我的客户有关于TPS3896A信号计时的问题。
如果Enable_N信号在TPD (r)之前变高，则在SENSE输出N中延迟，SENSE输出N保持高电平还是保持低电平？
谢谢你。
此致，
Jade
Jade，
对于TPS389xA版本，SENSE和ENABLE均具有电容器可调节延迟。 当感应和使能输入均良好时，输出在电容器可调节延迟后断言。
TPS3896A：有源低EN，有源低，推挽式输出
无论Vsense如何，驱动/enable high都会使/sense _out变得高。 如果Vsense已高于Vit+，则在电容器可调延迟时间过后，驱动/enable low (低)将使/sense _out (低)降低。
因此，如果对于此设备，如果/enable变为高，则/sece_out将在td (off)=200ns后变为高。
请参见图3了解TPS3896A (请勿使用图1，因为这适用于错误的器件)
我希望这能回答您的问题！ 如果您还有其他问题，请告诉我。 谢谢！
-Michael
