This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM5170:在 SS/EN 下拉为低电平后错误触发 VGS

Guru**** 2445230 points
Other Parts Discussed in Thread: LM5170

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1119888/lm5170-vgs-falsely-triggered-after-ss-en-pulled-low

器件型号:LM5170

大家好、

这个问题发生在输出短路测试期间、我的客户将 LM5170配置 为降压模式、Fsw 大约为100kHz。

在发生输出短路事件后、SS&EN 引脚被外部信号拉低、 但我的客户仍然可以观察到高侧 VGS 被随机错误触发、这会损坏外部 MOSFET。 Vgs 错误触发的时刻与下一个开关周期的上升沿保持一致。

您能否帮助评论此问题背后的可能原因?

 CH1:IC SS 引脚CH3:Mos VdsCH4:Mos Vgs

 CH1:IC SS 引脚、 CH3:Mos Vds、 CH4:Mos Vgs

谢谢、

查尔斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Charles、

    我认为 这是正常的回应。

    我想 CH2是 EN 信号。  μs EN 引脚、有内置的2 μ s 干扰滤波器。 可以观察到、在 EN 为低电平大约2us 后、栅极被强制为低电平。

    因此、这不是栅极上的毛刺脉冲、EN 低电平 在 GS 高电平后立即生效。 我认为这不会导致 MOS 故障。

    此致、

    Feng Ji

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Feng:

    不、上面的 CH2信号不是 EN 引脚、请允许我连接 EN 引脚信号以供您参考、谢谢。

    CH1:DCH_ENCH2:SS_Pin、CH3~CH6:相位9~相位12降压高侧 Vgs

    此致、

    查尔斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Charles、

    最后一个脉冲宽度是随机的 、因为 EN 被拉至低电平的时间是随机的。 因此、可以在您的第一个帖子中找到一个非常窄的脉冲。

    此致、

    Feng Ji

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Charles、

    由于我们通过电子邮件进行了更多讨论、因此我将关闭此主题。 如果您有其他问题、请随时打开新主题。

    此致、

    Feng Ji