您好!
我们正在尝试使用您所在工厂的 GD IC 仿真模型:
UCC5390ECD PSpice 瞬态模型 UCC5390ECD PSpice 瞬态模型
我们在 LTSpice 中将其用于 DPT 仿真。
我们观察到的问题是:当输出 MOSFET 关闭时(输出在内部通过 Rol 连接到 Vee2)、我们可以看到高电流从 Vcc2流过 Vee 内部的图腾柱。 在关闭状态下、图腾柱的上半部分似乎导通。 您能帮我们解决这个问题吗?
谢谢你。
米兰
Eaton
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我们正在尝试使用您所在工厂的 GD IC 仿真模型:
我们在 LTSpice 中将其用于 DPT 仿真。
我们观察到的问题是:当输出 MOSFET 关闭时(输出在内部通过 Rol 连接到 Vee2)、我们可以看到高电流从 Vcc2流过 Vee 内部的图腾柱。 在关闭状态下、图腾柱的上半部分似乎导通。 您能帮我们解决这个问题吗?
谢谢你。
米兰
Eaton
您好 Don、
感谢你的帮助。
我可以看到整个关断周期内的电流。 我正在共享模型和电流测量的快照。
您好、米兰、
我更深入地研究了这一点、它似乎不是建模的 ICC2。
根据模型中的注释:
(小部分
*
*型号使用说明:
*
* 1. 已对以下功能建模
* a.传播延迟、上升/下降时间等开关特性
* b.峰值输出拉电流/灌电流
* C. UVLO
* d.短路钳位
* e.主动关断
* 2. 未对温度影响建模。
*
(小部分
您的开关波形看起来正确、因此您应该能够继续进行仿真。 请注意、我们的模型是行为模型、可能无法准确仿真电路的每一个子细节。 由于 IC 设计的复杂性、我们必须在精度和仿真时间之间进行权衡。
此致、
Don