[参考译文] TPS2378EVM-602：用户指南中的反激式结构

您好！  

是的、我认为您是有道理的。 您会说、二极管的漏极通常连接到输出电感器(此原理图中为 L2)。 将其连接到电感器称为将 FET 置于高侧、当前的图示方式是将 FET 置于低侧。  

我们从一段时间以来了解到这不是一个好主意。 原因是大多数 MOSFET 都构建了三个源极引脚、一个栅极引脚、然后是四个引脚和一个漏极焊盘。 因此、漏极是发生热耗散的地方。 为了帮助散热、我们建议使用较大的铜平面。


低侧 FET 的问题在于漏极现在是一个高 dV/dt 平面、因为它在变压器的左侧和 PGND 之间切换。 因此、使该平面较大会产生不良的 EMI。
因此，我们现在产生了一个冲突--我们需要一个用于热性能的大平面，但我们需要一个用于 EMI 的小平面。

如果我们将 FET 置于高侧(如 TPS23731EVM-095)、则漏极连接到电感器、dV/dt 不大、因此 EMI 贡献最小化。

请注意、TPS2378是一个较旧的器件、因此我们(正在)仍在学习。  

如果此帖子回答了您的问题、请将此主题标记为已解决。 谢谢你。

此致、  

Michael P.

应用工程师

应用工程师  

你好、Aaron、  

是的！ 漏极上需要较大的平面、但在低侧它会产生较大的 EMI 噪声。  

因此、PoE 的所有新设计都没有。 我们试图从错误中吸取教训：)  

如果此帖子回答了您的问题、请将此主题标记为已解决。 谢谢你。

此致、  

Michael P.

应用工程师

应用工程师  

我不知道--也许有，但对我们来说，我们现在总是把它们放在高侧。 因此、这些优势对我们来说并不值得存在的劣势。  

如果此帖子回答了您的问题、请将此主题标记为已解决。 谢谢你。

此致、  

Michael P.

应用工程师

应用工程师  

嘿，Aaron，我和设计师一起检查了一下，他们没有什么真正的理由去做低端的。 这是通过这种方式完成的，从那时起，我们学习了最好的方法：)  

如果此帖子回答了您的问题、请将此主题标记为已解决。 谢谢你。

此致、  

Michael P.

应用工程师

应用工程师  

我将对其进行研究、感谢您的支持。

你好、Aaron、  

是的、红色方形使其成为同步整流器。 次级侧上的任何内容都会决定拓扑。  

听起来不错、感谢您提供的材料！ 我也会对其进行审查。  

谢谢。  

如果此帖子回答了您的问题、请将此主题标记为已解决。 谢谢你。

此致、  

Michael P.

应用工程师

应用工程师