[参考译文] TLV752：最大输出电容问题

您好、Cosmin、

[引用 userid="8117" URL"~/support/power-management-group/power-management/f/power-management-forum/1044127/tlv752-maximum-output-capacitance-concerns "-使用 Vin-Vout 肖特基的 Bar、如果 EN 连接到 Vin、这是否会使内部 FET 保持导通状态并最大程度地降低热冲击？[/quot]

您是指输入崩溃吗？

[引用 userid="8117" URL"~/support/power-management-group/power-management/f/power-management-forum/1044127/tlv752-maximum-output-capacitance-concerns "-高电容/低 ESR 是否是稳定性问题？

这可能是一个稳定性问题。 我必须咨询设计人员以评估风险。

[引用 userid="8117" URL"~/support/power-management-group/power-management/f/power-management-forum/1044127/tlv752-maximum-output-capacitance-concerns "-否则是什么驱动 Coutmax 限制？[/quot]

这可能有几个原因、这是我必须向设计人员提出的另一个问题。

此致、

Nick

您好、Nick、

对于第一个问题...
是的、在系统断电时 、我希望 Vin 轨的崩溃速度快于 Vout、因此内部 FET 的二极管允许反向电流流动、从而使 LDO 发热。
这些具有相对较低电流但轨电容较大的应用是由 ASIC 噪声要求驱动的、因此我们最终面临极端的极端极端极端情况、超出了小型 LDO 的"常见"应用目标及其数据表详细信息。

您好、Cosmin、

当输出电容器高达1500uF 时、由于峰值电流可能较大、如果发生反向电压情况、器件很有可能损坏。 很明显、保持导通 FET 导通不会导致电流返回输入-当 VOUT > VIN + 0.3V 条件出现时、体二极管导通、电流流过体二极管、而不是返回输入。 由于该器件未集成反向电流保护功能、因此需要使用肖特基二极管来保护器件。

此致、

Nick

您好、Nick、

我 不确定我是否理解：
  如果 FET 导通、它会双向传导电流、因此如果 Vin < Vout 通过 RDSon 电阻、电流应返回到输入端
  如果在 Vout>Vin+0.3V 时内在函数二极管导通、那么内在函数二极管会在0.3V 时导通？
  通常 、据我所知、分立式 FET 的二极管在1V 左右导通
   芯片上是否有单独的肖特基结构？  

-  假设  存在外部肖特基二极管、LDO 是否稳定、电流为1500uF？

谢谢你