[参考译文] TPS3106：复位脉冲时间变化

尊敬的 Ian：

您能否提供一个简化版原理图供我查看、或提供一个时序图来描述您尝试在应用中实现的功能？  请包括/MR 引脚是连接到 VDD 还是保持悬空。  此外、示波器照片对于诊断电路板上发生的情况也非常有帮助。  为了帮助我更好地理解、RST_1v8是否无效？

在典型条件下、复位延迟时间的变化应最小。 数据表中列出的是 PVT (过程变化以及过压和过热)下的时序规格。

本

您好 Ben、

原理图

和电源序列示波器捕获

所有其他信号、FPGA_RST_N、FPGA_SRST_N、DBG_JTAG_SRST_N 均为静态信号、并遵循它们连接的电源、VDD_3V3_VREF_OUT 始终存在。

以下曲线显示了1V8之后的 PS_POR_N

和1v35之后

因此、我看到的是1V8和1V35上升之后、U46将 PS_POR_N 置为低电平的复位延迟约为110mS。   

鉴于1V8和1V35之间存在5ms 的电源序列延迟、我预计 U46在施加 PS_POR_N 之前会看到 U54将 PS_SRST_N 置为无效、 但是、我看到的是、在 PS_POR_N 被置为无效后、PS_SRST_N 仍保持有效20ms、这意味着两个器件、在 PCB 上彼此相邻、以相同的电压和相同的温度供电、具有不同30mS 的复位延迟。  (不幸的是，我已从 PCB 上移除了 U54，因此无法获取任何显示 PS_SRST_N 的迹线)

幸运的是、在本设计中、PS_SRST_N 实际上未使用、因此可以在移除 U54的情况下保持高电平连接、以便我可以解决问题、但我不想知道延迟变化是否是预期的

尊敬的 Ian：

您能告诉我您在我圈出的电阻分压器中使用了哪些电阻值吗？

谢谢、

本

您好 Ben、

4k7上拉/下拉、在 SENSE 输入端提供1.35/2

尊敬的 Ian：

我对 U54很好奇。  选择该特定变体是否有原因？  我在 SENSE 引脚上看不到电阻分压器。  您是否有 MR_SRST_N 信号的示波器照片？  我怀疑 MR_SRST_N 节点具有相当大的电容、这会增加应用中的延迟。  您能否将 R270从47K 欧姆更改为类似10K 欧姆？  我猜应该会减少 PS_POR_N 和 PS_SRST_N 之间的延时时间   

本

您好 Ben、  

R270当前为4k7、与 R242匹配、提供1V8的上拉电阻、我将重新检查 R270到感测输入的上升时间

尊敬的 Ian：

请随时向我发布。  谢谢！

本