This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS650250:如何增加 LDO1和 LDO2的斜坡时间

Guru**** 2382480 points
Other Parts Discussed in Thread: TPS650250
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/981350/tps650250-how-to-increse-the-ramp-time-of-ldo1-and-ldo2

器件型号:TPS650250

您好!

我使用 TPS650250为我的 Artix-7 FPGA XC7A50T-2CPG236C 供电。  

所连接的是所使用的电源树。 Artix-7的功耗估算

根据 Xilinx 数据表、所有电源轨的最短斜坡时间应为0.2ms。 您能告诉我 LDO1和 LDO2的斜坡时间吗

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    HI Shiftali、

    您的帖子正在审核中、我们将很快提供回复。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    HI Shiftali、

    我相信您在该器件上有两个开放的线程。 我将关闭此主题、并在以下主题继续此对话:    

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Emily、

    我没关系