This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM5106:VDS 高侧和低侧半桥中无死区时间

Guru**** 1456330 points
Other Parts Discussed in Thread: LM5106
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/984311/lm5106-no-dead-time-in-half-bridge-at-vds-high-side-and-low-side

器件型号:LM5106

你(们)好  

我有一个由 LM5106驱动的半桥。

高侧和低侧 Vgs 之间有大约400nS 的死区时间。 但这种高侧和低侧 MOSFET 在 VDS 下的死区时间没有影响。

如图所示、CH3 (绿色)和 CH4 (紫色)是 Vgs 高侧和 Vgs 低侧。  

*噪音是由于连接到示波器的接线造成的*

CH1 (黄色)是高侧 MOSFET 的漏极源极电压、而 CH2 (蓝色)是低侧 MOSFET 的漏极源极电压。

   

即使我拔下电机插头、信号也是完全相同的。

无死区时间的开关在几个 ns 内发生、但仍会对直流线路和电机电流产生影响。

我已经使用 RDT 并增加了死区时间、但它仍然是相同的 VDS 高侧和低侧一起变化。

该原理图与数据表中推荐的 LM5106原理图相同

我需要知道这一问题的原因是什么。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Morteza、

    感谢您关注 LM5106。 死区时间将来自 LO 和 HO 驱动器输出上升/下降沿、但根据动力总成情况、MOSFET VDS 可能仍会在导通 MOSFET 关闭后转换、而不一定是在另一个桥式 FET 导通时转换。

    您能否确认 LO 和 HO 输出的时序以查看是否存在预期的死区时间? 同时确认开关节点 HS 波形相对于 LO 和 HO 驱动器信号的时序。

    如果功率 MOSFET 开关节点在预期之前提前转换、这不会造成危害、并且取决于流经的动力总成电流。

    确认这是否解决了您的问题、或者您可以在此主题上发布其他问题。

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Richard  

    感谢您的回复。

    下图是 IC LM5106的 LO 和 HO 输出到 GND:

    CH1 (黄色)为 HO、而 CH2 (蓝色)为 LO。

    因此死区时间完全正确、为400nS。 尽管有时在输入 PWM 中占空比较小(25KHz)、但 HO 并不那么干净、您可以在下图中看到:

    但是、当我检查 HO 至 HS 和 LO 至 GND 时、死区时间和波形始终是干净而完美的:

    **因此,我确信高侧和低侧栅极源极电压良好,具有我所需的正确400nS 死区时间。**

    问题就像我之前提到的、VDS 或两个 MOSFET 漏源极电压同时开关 、当我检查直流线路电压和电流时、我恰好在这些高侧和低侧 MOSFET 开关时出现尖峰。  

    我原本希望漏源电压跟随 Vgs、但我看到它不是这样。

    例如、下图显示了低侧 MOSFET 的栅极-源极和漏极-源极电压。  

    这张图片清楚地显示、VDS 在我打开栅极源极电压之前打开。

    或者、对于高侧 MOSFET、我可以展示这张图片、其中显示了漏极源极电压并不完全遵循栅极源极电压:

    我需要知道原因。

    此致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Morteza、

    感谢您提供额外的示波器图、如您所述、这些图证实了驱动器 HO 和 LO 输出在死区时间方面的行为符合预期。

    如果有正电流流入动力传动系、通常流入负载的电感中、该电流始终高于零、包括峰峰值纹波电流、当高侧开关关闭时、 流入输出端的正电流将强制电感器两端的极性反向、从而导致 VDS 下降、而动力传动系中的电流在低侧开关体二极管中传导。 在这种情况下、即使在低侧 FET 导通之前、低侧 VDS 也将为低电平。 此外、在许多情况下、当您关闭低侧 FET 时、VDS 保持低电平、直到高侧 FET 导通。 因此 VDS 可能跟随高侧导通边沿、但也会下降到高侧 FET 关断边沿。

    我不确定您的电路中是否可以在动力传动系统中更改此行为、它是输出负载、开关频率和电感的函数。 许多转换器以这种方式运行、在特定负载条件下、除了 FET 体二极管导通产生的一些功率损耗外、没有其他问题。

    确认这是否能解决您的问题、或者您可以在此主题上发布其他问题。

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Richard  

    感谢您与我分享信息。

    这是我的问题的答案。

    此致。