[参考译文] LM5106：VDS 高侧和低侧半桥中无死区时间

您好、Morteza、

感谢您关注 LM5106。 死区时间将来自 LO 和 HO 驱动器输出上升/下降沿、但根据动力总成情况、MOSFET VDS 可能仍会在导通 MOSFET 关闭后转换、而不一定是在另一个桥式 FET 导通时转换。

您能否确认 LO 和 HO 输出的时序以查看是否存在预期的死区时间？ 同时确认开关节点 HS 波形相对于 LO 和 HO 驱动器信号的时序。

如果功率 MOSFET 开关节点在预期之前提前转换、这不会造成危害、并且取决于流经的动力总成电流。

确认这是否解决了您的问题、或者您可以在此主题上发布其他问题。

此致、

您好、Morteza、

感谢您提供额外的示波器图、如您所述、这些图证实了驱动器 HO 和 LO 输出在死区时间方面的行为符合预期。

如果有正电流流入动力传动系、通常流入负载的电感中、该电流始终高于零、包括峰峰值纹波电流、当高侧开关关闭时、 流入输出端的正电流将强制电感器两端的极性反向、从而导致 VDS 下降、而动力传动系中的电流在低侧开关体二极管中传导。 在这种情况下、即使在低侧 FET 导通之前、低侧 VDS 也将为低电平。 此外、在许多情况下、当您关闭低侧 FET 时、VDS 保持低电平、直到高侧 FET 导通。 因此 VDS 可能跟随高侧导通边沿、但也会下降到高侧 FET 关断边沿。

我不确定您的电路中是否可以在动力传动系统中更改此行为、它是输出负载、开关频率和电感的函数。 许多转换器以这种方式运行、在特定负载条件下、除了 FET 体二极管导通产生的一些功率损耗外、没有其他问题。

确认这是否能解决您的问题、或者您可以在此主题上发布其他问题。

此致、