[参考译文] LP5036：关于 I2C 控制上的时钟功能

您好、Monet、您能在这种情况下提供帮助。

您好、Frank、Monet

我得到了更清晰的波形图像。

我们在下图中识别出两种异常脉冲 A 和 B

时钟频率为100kHz

下图是总体情况。 波形 A 每50u 秒保持恒定

我们想知道该脉冲可以通过以太网器件或 STM32发生。

此致、

太泰塔玛

您好、Monet、 您能在这种情况下提供帮助。

您好、Teritama、

您是否将 AUTO_Incr_EN 设置为1？

您可以捕获 I2C 时序参数吗？

最恰当的考虑

徐美奈

您好、Monet、

感谢你的答复。

我想向  客户确认 AUTO_Incr_EN 和时序参数。

如果客户将 AUTO_Incr_EN 设置为1或 I2C 时序参数超出 数据表中的时序要求、是否可能出现 A 或 B 波形？

或者该器件是否具有任何时钟控制功能？

此致、

太泰塔玛

您好、Teritama、

如果 AUTO_Incr_EN 设置为1、器件的 SCL 将不会出现波形或 B 波形。 这主要是由 MCU 信号引起的。  

而意外的 I2C 时序参数可能会导致波形异常。  我怀疑问题是由主器件引起的、I2C 时序参数可以帮助我们检查一些详细信息。 如果您方便、请使用另一个主器件与 LED 驱动器进行通信。

该器件作为从器件工作、因此时钟由主器件提供。  

最恰当的考虑

徐美奈

Monet、请继续关注此问题。

您好、Teritama、

没关系。 您可以参阅 LP5036数据表中的图18。 用于确认的第9个时钟脉冲对应于显示成功 ACK 信号的低电平 SDA。

最恰当的考虑  

徐美奈

您好、Monet、

我了解到这个器件在第9个时钟脉冲期间下拉 SDA 信号。
我担心 SDA 信号的高电平时间在正常值和上图中的 A 之间是不同的。
这是由于下拉 SDA 信号的时序被延迟吗？

我想知道这种差异是否重要。

此致、

太泰塔玛

您好、Monet、在本例中、请继续关注。

您好、太利塔玛、

根据 I2C 协议、当 SCL 被下拉时、数据不传输。 因此、SDA 的不同高电平时间无关紧要。

最恰当的考虑

徐美奈

您好、Monet、

感谢你的帮助。

我们的客户发现此问题是由主设备引起的。

还有其他问题。

在 I2C 总线中、有一些 NACK 信号。

我们认为 NACK 信号是由不正确的地址规格引起的。

在正确地址规格时是否可能导致 NACK 信号？

此致、

太泰塔玛

Monet 请继续关注此案例

您好、Monet、  

请你答复。

如果您需要有关此问题的更多信息、请告诉我。

此致、

太泰塔玛