This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1006310/lp5569-maximum-value-of-pull-up-resistor-in-clk-pin-when-set-as-clk-master
你(们)好。
我正在使用多个 LP5569、并希望同步它们、将其中一个驱动器的 CLK 设置为输出+添加一个上拉电阻器。
我的器件具有低功耗预算、这让我在更大限度地降低 此类电阻器的电流消耗时有何想法。
此组件是否有最大推荐值？ EVM 的6.04k 电阻对于我们的用例而言似乎太小。
感谢您的帮助、
布鲁诺
您好、Monet 可以在这种情况下提供帮助
您好、Bruno、
不是有关最大上拉电阻器的详细值。 超过10 K 的电阻器也是可以的。
选择较大的上拉电阻器时、请注意输出高电平电压并确保其正常工作。
最恰当的考虑
徐美奈
大家好、Monet、谢谢
您认为 CLK 引脚适合使用具有3.3V 高电平的100k 电阻器吗？
谢谢、
您好、Monet 请继续关注此案例。
它取决于您的 PCB 布局和 I2C 通信电路、 它会影响 SDA/SCL 的上升时间和下降时间。 我建议在更改上拉电阻器后、测试 I2C 的上升时间和下降时间、以检查它是否符合规格。 如果它很好地满足请求、100k 将是可以的、否则减小上拉电阻器的值。 这将对您的应用更安全。
