您好！
我们的设计使用 SG3524芯片、我们需要使用 OSC OUT 引脚将芯片与 PLL 信号同步。
我们的目标是尽可能实现最窄的同步脉冲、并且正如预期的那样、更窄的脉冲需要更多的电流才能完全重新启动 CT 的斜坡。
当被用作一个输入时、我们无法找到有关 OSC OUT 引脚可接受值的任何数据、只能找到一个大约3V 的脉冲。
您能否提供我们可以应用于 OSC OUT 引脚的最大电流和最大电压？
谢谢、
Derek
注：对于在线登录此帖子并感兴趣的任何人、我们通过 RC 滤波器向 XOR 门的一侧馈送信号、并向 XOR 门的另一侧馈送~信号来创建脉冲。
您好、Steve、
根据所连接的电路：
在 R35断开连接以便不向 OSC OUT 提供同步脉冲的情况下、当在 OSC OUT 波形上测量的中点到中点且其振幅为3.4V 时、OSC OUT 上会有一个332ns 的脉冲。
这是由 SG3524生成的脉冲正边沿之后的 CT 行为：
无外部同步脉冲时的行为：
虽然我希望将馈入 OSC 的同步脉冲输出时间小于 CT 的放电时间、但所有尝试都未成功。 实际上、决定馈入 OSC OUT 的同步脉冲宽度的 RC 延迟(由 RD 和 CD 制成) 最初大约为~60ns、我们通过逻辑门的传播延迟创建了它、但我们需要更长的延迟来复位 SG3524、而在 OSC 输出上不超过3.5V。
当我们将窄同步脉冲馈入 OSC OUT 时、 CT 不会完全放电。 在以下屏幕截图中、我们在 OSC OUT 上创建了一个4V 脉冲、其中点到中点的宽度为~140ns。 它不会导致完全放电、并且 CT 会继续充电、直到 SG3524生成的脉冲导致 CT 按预期完全放电。
由于放电率取决于我们应用于 OSC OUT 的脉冲的宽度和振幅、我期待了解可接受的值。
Derek
