[参考译文] TPS65400：如何在设计补偿网络时考虑输出电容

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/969271/tps65400-how-to-account-for-the-output-capacitance-in-designing-the-compensation-network

TI 朋友和家人、

我们的客户目前正在使用 TPS65400设计应用、目标如下：

• SW1：1.0V @ 2.6A
• SW2：3.3V @ 3.0A
• SW3：1.8V @ 1.8A
• SW4：1.5V @ 1.8A

他们目前使用 Arty_Z7_Sch.pdf (随附)作为参考、因为它使用当前用于此应用的 FPGA。 补偿网络值存在问题：RC、CC 和 Croll。 也就是说、不能轻松地将附加应用中使用的值与 Webench 或使用 TPS65400数据表进行的计算相匹配。 具体而言、如果原理图13的第12页中使用 Co = 22uF (或等效降额值)、它们会得到与应用中使用的 RC 值相比太低的 RC 值。 但是、当它们尝试考虑相应1.0V、3.3V、1.8V 和1.5V 电源轨的所有挂起电容时、它们会得到太大的值。  在设计补偿网络时，考虑输出电容的正确方法是什么？

 作为参考、以下是我的设计中每个电源轨的总电容值：

• 总 UF 在+1.0V 时：617 μ F

• 1x 22u
• 1个330u
• 2x 100u
• 1个47u
• 3x 4u7
• 8x 470n

• 3.3V 时的总 UF：350uF

• 1x 22u
• 1x 100u
• 4个47u
• 7x 4u7
• 15x470n

• 1.8V 时的总 UF：227uF

• 1x 22u
• 1x 100u
• 2x 47u
• 2x 4u7
• 4x 470n

• 1.5V 时的总 UF：148uF

• 1x 22u
• 1x 100u
• 1个4u7
• 4x 470n
• 2x 10U

我们期待着再次收到。

Ty、
是的

e2e.ti.com/.../Arty_5F00_Z7_5F00_Sch.pdf