[参考译文] TL5001A：TL5001A 补偿网络

JB、您好！

感谢您的再次光临。  让我们分步执行调试。  

我想检查您的栅极驱动电路。  您能否移除 MOSFET、仅通过提供输入电压来使用 TL5001运行、并监控 OUT 引脚和您的驱动器信号、以查看驱动器是否按预期运行？  

如果是、我们需要重新放置 FET。  根据我的理解、应在 MOSFET G 和 S 上施加驱动器电压、但您的电路似乎不会这样做。 您能否先尝试删除 Q14并在 您的电路上短接其 D-S 焊盘？

谢谢、

Youhao

哪款 MOSFET？ Q36和 Q14？

老实说、当我使用 TL5001A 时、我使用同一驱动器的时间非常长。 该驱动程序来自数据表(或应用设计、我不记得)、运行正常。 例如、完全相同的驱动器用于从 V20 (28V)生成5V 电压。 不过、我将尝试检查栅极信号。

运行中的5V 转换器的原理图：

最后一个转换器按预期运行、我已经使用电子负载对其进行了测试、直到我记得12A。

高压转换器为：

在该原理图中、只有 Q14是必需的。 该转换器以400kHz 的频率运行。 请记住、Vreg 进入逆变器(以100kHz 的频率运行)。 Q36在 Q14关闭时将 V20与 Vreg 隔离。 如果没有 Q36 (我的第一个 PCB 没有 Q36)、则 V20会因逆变器的开关而受到 Q14体二极管的扰频。

此致、

JB

JB、您好！

抱歉、拼写错误：我是要简短地描述 Q36。  在降压电路中、Q14的体二极管永远不应导通、因为它始终是反向偏置的。  请参阅数据表的图21。   

谢谢、

Youhao

此电路的第一个版本不包含 Q36。 请不要记住、Vreg 连接到包含变压器的逆变器。

变压器连接在 T+和 TN (=Vreg)以及 TN 和 T-之间。 换向可在 VREG 上提供过冲(在几 µs μ s 内为80V)。 我添加了一个缓冲电路来减少这些过冲、但由于 D37和 D38的恢复时间、我无法避免这些过冲。

如果没有 Q36、这些过冲会通过直接偏置的 Q36体二极管返回到 V20！

MOSFET 晶体管的漏极和源极之间只有一个差异：体二极管的阳极始终连接到漏极。 因此、对于 Q14和 Q36、我创建了一个相当于 Q14的新组件、但没有其内部体二极管。

此致、

JB

 JB、您好！

您之前展示的电路是降压转换器、最后一个电路的拓扑是什么？您没有展示变压器、而只是展示变压器的两个端子？   

顺便说一下、还有一个意见要分享：如果没有 Q36、体二极管实际上充当钳位、以防止开关节点电压尖峰过大、并且部分能量实际上会返回到输入线路、而不是在电路中耗散。  您可以重新考虑使用缓冲器和 Q36。   

谢谢、

Youhao

你(们)好。 我将尽快向您发送一些波形、但我在办公桌上还有很多其他项目。

此致、

JB

你(们)好。

我拍了一些时间记录。

第一个：Vgs 电压(Q36)。 电压表显示输出电压(预期值：412Vdc)。

我必须使用 Spice 改进驱动程序。 该驱动器在运行@ 100kHz 时进行了优化。 现在、它的运行频率为@ 400kHz。 @100kHz、Vgs 在0V 和-14V 之间变化。 请注意、当我记录这些时间记录时、没有负载连接到输出功率。

现在、feedbak 信号是：

VFB 会显示大量尖峰(介于0.6至1.4V 之间)、因此 TL5001会持续启动和停止...

此致、

JB

JB、您好！

我们将对此进行研究、并在下一个星期二返回给您

谢谢、

Youhao

JB、您好！

驱动器信号看起来很弱、因为其下降沿很慢、这意味着驱动 PFET 的驱动器很弱。  下降沿应更陡、使脉冲更接近反相方波。  这种缓慢的驱动器会导致更多的开关损耗、并降低有效占空比。  请调整您的驱动器、使其更强。

谢谢、

Youhao

你(们)好。

我不同意你的意见。 我今天上午完成了一些 Spice 仿真、以很好地了解不同的信号。

这是我的驱动程序第一次：

M1是 IRF9540。 当 R7 = 1R 时、M1效率约为87%。 如果 R1=2R2、则该效率约为92%。 对于 D6.Q3.Q4、此效率大于90%。 不要忘记、IRF9540在170ns 内开启(在我的情况下 Vgs = 6V 就足够了)。 VGS = 10V、320ns。

仿真结果：

如果您知道如何优化此驱动程序、请向我提供我可以添加的改进。 请注意、仿真结果与真实信号非常相似。

话虽如此、弱驱动器无法解释我在反馈环路中看到的情况。

此致、

JB

我在其应用设计中提供了固定的原理图。 在以下电路中、输入和输出之间的效率等于93.5%。 但它不会修复振荡。

下降时间(0至-10V)：90ns

上升时间(-10至0V)：130ns

如果我用330pF 替换 C1、则上升时间会缩短、但当 M1关闭时 Q3中的电流会达到1A。

JB、您好！

您的示波器图片未显示170ns 或390ns、但时间更长。 总之、我们可能还需要调整环路补偿。   在新原理图中、您只显示了馈送到 FB 引脚的 FB 节点、但未显示该 FB 是如何从输出轨生成的。  在您之前的设计中、您展示了从输出轨到 IC 引脚的整个 FB 电路。  您能否在此新设计中共享整个 FB 电路？

谢谢、

Youhao

您好、Youhao、

我已将设计上载到 以下网址：hilbert.systella.fr/.../alimentations_haute_tension.pdf

此设计使用两个 TL5001A、第一个 TL5001A 按预期运行、并为此 PCB 及其他部分提供5V 电压。 第二个示例位于表7/9中、后跟一个逆变器(9/9)和一个整流器(4/9)。

此致、

JB

JB、您好！

只需让您知道、我仍在研究您的原理图。  由于电路分布在不同的页面上、我需要一些时间才能在计算机显示屏上跟踪信号。  第1页显示了一个推挽级被插入到 TL5001直流级输出(第9页)和稳压轨(第4页)之间。  我的理解是、推挽必须通过电流模式控制来实现、否则很容易发生变压器饱和、因此环路补偿无法解决不稳定问题。  我恐怕这可能是问题的原因之一，但我可能是错的。  您是否在使用之前进行过类似的设计？  

谢谢、

Youhao  

您好、Youhao、

µH 半个变压器呈现 L=15 μ H、但我不知道如何计算饱和电流。 变压器采用 https://www.digikey.fr/product-detail/fr/epcos-tdk-electronics/B64290L0659X087/495-5084-ND/3913578制成

我很久以前做过一些类似的设计、在较低的频率和较低的输出电压下均按预期运行。

此致、

JB

JB、您好！

我仍在分析您的电路、下周再见。  很抱歉耽误你的时间。

谢谢、

Youhao

JB、您好！

很抱歉耽误你的时间。  这需要我一段时间来跟踪信号。 您能否尝试以下操作来查看是否有任何改进：

• 请将 Q36短接以进行测试。
• 假设 L8短路、C59不用作原理图标记。
• 将 R34更改为3.3k
• 将 C38更改为100nF
• 将 C37更改为1nF

如果您没有看到改进、请告诉我器件型号或共享 C41、C42和 C53-55的数据表。  

此致、

Youhao

JB、您好！

我将7/9、9/9和4/9中的电路一起拉在一起、它形成了一个在100kHz、20V 至400V 转换下运行的推挽电路。 如果这些数据不准确、请更正。

基于此电路、本质上需要考虑两个问题：

1.接地问题：我们必须小心避免接地噪声。 否则、信号将在噪声中丢失/受损。

2.清晰的反馈信号感应：如何确保 FB 引脚上的信号清晰、稳定、同时考虑到反馈信号幅值低至1V 这一事实？ 尤其是您将 FB 信号从较远的位置(可能来自另一个电路板)拉离

我建议您首先使用大电容来稳定 FB 信号。

您好、Youhao、

我将在下周一进行测试。

此致、

JB

您好 Zhiyang、

没有接地噪声。 反馈从同一电路板上拉取。

我尝试 在 FB 和接地之间添加一个大电容器、但结果没有更好(R56/R55/C56是被该电容器破坏的高通滤波器)。 也许使用补偿网络和高通滤波器之间的 AOP (跟随器放大器)？

此致、

JB

JB、您好！

然后按照 Youhao 的建议继续进行测试。

谢谢你。

志阳

很抱歉，你好，我有很多工作要做，没有测试。 我将在本周进行一些测试。 但愿如此。

此致、

JB

JB、您好！  

了解您一直很忙。  我们期待您的测试结果、因为我们也渴望知道它是否起作用。  

此致、

Youhao

你好，Youhao。 请原谅我，但直到8月15日我才有时间进行试验。 我不确定此主题是否会继续打开。 如果不是、我将返回一个新主题、并显示测试结果。

此致、

JB