大家好、
我想知道 TPS74401的 PG 延迟时间规格。 (Vout 超过 PG 跳闸阈值后 PG 响应的延迟时间)我想它在 使用比较器时应该立即响应、但您能否检查规格?
我尝试将其放入 TINA 模型中、但在仿真中它看起来并不明显。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、Kim、
PG 引脚相对于 OUT 引脚的上升和下降延迟原则上取决于比较器的速度。 上拉电阻器的幅度对延迟没有显著影响。 在比较器的两个输入中,其中一个输入设置为基准电压(VREF),通常等于0.9*VNOM 输出,另一个输入为 VOUT。 当 VOUT 上升到高于 VREF (通常为0.9*VNOM 输出)的值时,比较器会将漏极开路器件驱动至高阻抗状态,然后通过上拉电阻器将漏极(PG 引脚)上拉至高数字电平。 假设数字高电平、VOUT 上升到超过 VREF 和 PG 之间的延迟取决于比较器速度。 同样、当 VOUT 降至 VREF 以下时、比较器会打开开漏器件、将 PG 引脚拉至 GND 或数字低电平。
该延迟不是我们在数据表中保证的参数、即使我们在实验室中对器件进行测量、也将是典型的测量。 这取决于比较器的设计架构、通常延迟不超过20uSec。 希望这种解释对您有所帮助、如果您有任何疑问、请告诉我。
此致、
斯里卡纳特