[参考译文] TPS74401：PG 延迟时间规格

您好、Kim、

        TINA 模型 通常用于更高级别的行为研究。 它不适用于 PG 延迟时间等特定测量。 正如您提到的、 延迟本质上是比较器的响应时间。 数据表中未列出此规格、但上升和下降延迟 通常为1-10uSec。 如果需要更多详细信息、请随时联系我们。 谢谢！

此致、

斯里卡纳特  

您好、Kim、

        PG 引脚相对于 OUT 引脚的上升和下降延迟原则上取决于比较器的速度。 上拉电阻器的幅度对延迟没有显著影响。 在比较器的两个输入中，其中一个输入设置为基准电压(VREF),通常等于0.9*VNOM _输出，另一个输入为 VOUT。 当 VOUT 上升到高于 VREF (通常为0.9*VNOM _输出)的值时，比较器会将漏极开路器件驱动至高阻抗状态，然后通过上拉电阻器将漏极(PG 引脚)上拉至高数字电平。 假设数字高电平、VOUT 上升到超过 VREF 和 PG 之间的延迟取决于比较器速度。 同样、当 VOUT 降至 VREF 以下时、比较器会打开开漏器件、将 PG 引脚拉至 GND 或数字低电平。  

         该延迟不是我们在数据表中保证的参数、即使我们在实验室中对器件进行测量、也将是典型的测量。 这取决于比较器的设计架构、通常延迟不超过20uSec。 希望这种解释对您有所帮助、如果您有任何疑问、请告诉我。    

此致、

斯里卡纳特

您好、Kim、

        是的、您的理解是正确的。 如果存在去毛刺脉冲电路、其延迟会增加比较器的延迟。 看起来 TPS4401没有抗尖峰脉冲电路。  

此致、

斯里卡纳特