This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM66100:有效的 PFET 驱动拓扑?

Guru**** 2535750 points
Other Parts Discussed in Thread: LM66100

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/999636/lm66100-valid-pfet-driving-topology

器件型号:LM66100

您好!

我正在尝试使用 LM66100 + PFET 实现此逻辑:

  • 5V 存在:Vout = 1V8
  • 5V 缺失:Vout = 3V

这是我的原理图:

一方面、这似乎不是一种有效的拓扑、因为:(1) 仿真电压(如原理图所示)表明  LM66100在输入电压大于输入电压的情况下驱动输出电压、(2) 我猜测 当输入电压大于输出电压时、LM66100内部 FET 的体二极管将导通。

另一方面、LM66100仿真模型显然是错误的(根据  一点和 这一点)、因此我可能会碰到一个错误。

这是 LM66100的有效拓扑吗?  

谢谢、
David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    感谢您与我们联系。

    当 CE/引脚电压大于 IN 引脚电压时、内部 FET 栅极被拉低。 但是、正如您正确地说过的、FET 的体二极管在输入大于输出时仍然导通。  

    在您共享的图像中、IN = 3V、CE/= 5V、因此您可以看到、

    1. 内部 FET 被禁用、由 ST 引脚电压= 2.2mV 表示、这意味着低电平。
    2. OUT = 2.21V、即(IN-二极管压降)。  

    这是 IC 的预期行为。 如果我在这里遗漏了任何东西、请告诉我。  

    您似乎正在尝试 使用 分立式 MOSFET 实现 ORing、如 数据表的以下电路所示。 有关此电路的测试结果、请参阅数据表中的"9.2.3使用分立式 MOSFET 进行 ORing "部分。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    非常感谢 Praveen 的确认。

    实际上、我尝试在3V 到1.8V 之间进行调节、这与数据表电路类似、但关键区别在于第三个5V 信号需要作为触发器在它们之间进行切换。

    我将得出结论、LM66100不太适合这种情况。 理想情况下、我会使用电源多路复用器、但我没有发现任何具有足够低功耗的器件、因此我尝试使用 LM66100。

    总之、我可以使用~4分立式 FET 解决这个问题、因此我将对此进行实验...

    再次感谢、

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    如果您有任何疑问、请告知我们。 我现在要关闭此主题。